Switch-level Differential Fault Simulation of MOS VLSI Circuits

机译：MOS VLSI电路的开关级差分故障仿真

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Evstratios Vandris; Gerald Sobelman;
展开▼
作者单位

展开▼
年度 1996
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Switch-level Differential Fault Simulation of MOS VLSI Circuits [J] . EvstratiosVandris, GeraldSobelman VLSI Design . 1996,第3期

机译：MOS VLSI电路的开关级差分故障仿真
2. Switch-level simulation of total dose effects on CMOS VLSI circuits [J] . Bhuva B.L., Paulos J.J. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 1989,第9期

机译：CMOS VLSI电路上总剂量效应的开关级仿真
3. Fault simulation in CMOS VLSI circuits [J] . Zaghloul M.E., Gobovic D. IEE Proceedings. Part E . 1991,第4期

机译：CMOS VLSI电路中的故障仿真
4. Detection of critical hazards in digital MOS VLSI circuits by switch-level timing simulation [C] . Sass, D., Warmers, . 1991

机译：通过开关级时序仿真检测数字MOS VLSI电路中的关键危害
5. SPECS: SIMULATION PROGRAM FOR ELECTRONIC CIRCUITS AND SYSTEMS (CAD, SWITCH-LEVEL, TIMING, MOS). [D] . DE GEUS, AART JAN. 1985

机译：规格：电子电路和系统（CAD，开关级，时序，MOS）的仿真程序。
6. Robustness to Faults Promotes Evolvability: Insights from Evolving Digital Circuits [O] . Nicola Milano, Stefano Nolfi -1

机译：故障的鲁棒性促进了可扩展性：不断发展的数字电路的见解
7. Switch-Level Fault Simulation of MOS Digital Circuits [O] . Schuster Michael 1984

机译：MOS数字电路的开关级故障仿真
8. Switch-Level Timing Simulation of MOS VLSI (Metal-Oxide-Semiconductor Very Large-Scale Integrated) Circuits. [R] . Rao, V. B. 1985

机译：mOs VLsI（金属氧化物半导体超大规模集成电路）的开关级时序仿真。

Switch-level Differential Fault Simulation of MOS VLSI Circuits

著录项

引文网络

相似文献

相关主题

期刊订阅