首页> 外文OA文献 >Design of a novel static-triggered power-rail ESD clamp circuit in a 65-nm CMOS process

【2h】

Design of a novel static-triggered power-rail ESD clamp circuit in a 65-nm CMOS process

机译：65-NM CMOS工艺中的新型静电触发电源轨ESD钳电路的设计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Guangyi Lu; Yuan Wang; Lizhong Zhang; Jian Cao; Xing Zhang;
展开▼
作者单位

展开▼
年度 2016
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. New Design of 2 $times$ VDD-Tolerant Power-Rail ESD Clamp Circuit for Mixed-Voltage I/O Buffers in 65-nm CMOS Technology [J] . Yeh C.-T., Ker M.-D. Circuits and Systems II: Express Briefs, IEEE Transactions on . 2012,第3期

机译：2个$ times $ VDD耐压电源轨ESD钳位电路的新设计，用于采用65 nm CMOS技术的混合电压I / O缓冲器
2. Design of 2 VDD-Tolerant Power-Rail ESD Clamp Circuit With Consideration of Gate Leakage Current in 65-nm CMOS Technology [J] . Electron Devices, IEEE Transactions on . 2010,第6期

机译：在65nm CMOS技术中考虑栅极泄漏电流的2个VDD耐压电源轨ESD钳位电路设计
3. New Low-Leakage Power-Rail ESD Clamp Circuit in a 65-nm Low-Voltage CMOS Process [J] . Ker M.-D., Chiu P.-Y. Device and Materials Reliability, IEEE Transactions on . 2011,第3期

机译：采用65nm低压CMOS工艺的新型低泄漏电源轨ESD钳位电路
4. Design of low-leakage power-rail ESD clamp circuit with MOM capacitor and STSCR in a 65-nm CMOS process [C] . Chiu Po-Yen, Ker Ming-Dou 2011 IEEE International Conference on IC Design and Technology . 2011

机译：采用MOM电容器和STSCR的65nm CMOS工艺低泄漏电源轨ESD钳位电路设计
5. Design and ESD protection of wideband, radio frequency integrated circuits in CMOS technologies. [D] . Bhatia, Karan Singh. 2008

机译：CMOS技术中的宽带射频集成电路的设计和ESD保护。
6. Small-area and compact CMOS emulator circuit for CMOSanoscale memristor co-design [O] . SangHak Shin, Jun-Myung Choi, Seongik Cho, 2013

机译：用于CMOS /纳米级忆阻器协同设计的小面积紧凑型CMOS仿真器电路
7. Design on power-rail ESD clamp circuit for 3.3-V I/O interface by using only 1-V/2.5-V low-voltage devices in a 130-nm CMOS process [O] . Ming-dou Ker, Senior Member, Wen-yi Chen, 2015

机译：采用130-nm CmOs工艺中的1 V / 2.5 V低压器件设计3.3 V I / O接口的电源轨EsD钳位电路
8. Radiation Tolerant Circuits Designed in 2 Commercial 0.25(micro) CMOS Processes [R] . Mekkaoui, A., Hoff, J., Christian, D. C., 2001

机译：耐辐射电路采用2个商用0.25（微）CmOs工艺设计

Design of a novel static-triggered power-rail ESD clamp circuit in a 65-nm CMOS process

著录项

引文网络

相似文献

相关主题

期刊订阅