首页> 外文OA文献 >An Algorithm for Leakage Power Reduction through IVC in CMOS VLSI Digital Circuits

【2h】

An Algorithm for Leakage Power Reduction through IVC in CMOS VLSI Digital Circuits

机译：CMOS VLSI数字电路IVC漏功率降低算法

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Manikya VaraPrasadDone; Uday Panwar; Kavita Khare;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. BackTrack Input Vector Algorithm for Leakage Reduction in CMOS VLSI Digital Circuit Design [J] . Uday Panwar, Kavita Khare International Journal of VLSI Design & Communication Systems . 2014,第2期

机译：CMOS VLSI数字电路设计中用于减少泄漏的BackTrack输入矢量算法
2. Leakage Power Reduction by Adaptive Logic Cell technique in CMOS VLSI Digital circuit design [J] . Uday Panwar, Kavita Khare The mediterranean journal of electronics and communications . 2014,第3期

机译：CMOS VLSI数字电路设计中通过自适应逻辑单元技术降低泄漏功率
3. Stand by Leakage Power Reduction in Nanoscale Static CMOS VLSI Multiplier Circuits Using Self Adjustable Voltage Level Circuit [J] . Deeprose Subedi, Eugene John International Journal of VLSI Design & Communication Systems . 2012,第5期

机译：使用自调节电压电平电路的纳米级静态CMOS VLSI乘法器电路的待机泄漏功率降低
4. A circuit technique for leakage power reduction in CMOS VLSI circuits [C] . Venkata Ramakrishna Nandyala, Kamala Kanta Mahapatra 2016 International Conference on VLSI Systems, Architectures, Technology and Applications . 2016

机译：用于降低CMOS VLSI电路中的泄漏功率的电路技术
5. A novel dynamic power cutoff technology (DPCT) for active leakage reduction in deep submicron VLSI CMOS circuits. [D] . Yu, Baozhen. 2007

机译：一种新颖的动态功率截止技术（DPCT），用于降低深亚微米VLSI CMOS电路中的有源泄漏。
6. Modeling and Experimental Demonstration of a Hopfield Network Analog-to-Digital Converter with Hybrid CMOS/Memristor Circuits [O] . Xinjie Guo, Farnood Merrikh-Bayat, Ligang Gao, 2015

机译：具有混合CMOS /忆阻器电路的Hopfield网络模数转换器的建模和实验演示
7. A Combined Approach of IVC and GR for Leakage Power Reduction in CMOS VLSI Digital Circuit [O] . Uday Panwar, Kavita Khare 2014

机译：CMOS VLSI数字电路漏功率降低的IVC和GR的组合方法

An Algorithm for Leakage Power Reduction through IVC in CMOS VLSI Digital Circuits

著录项

引文网络

相似文献

相关主题

期刊订阅