Modeling Superscalar Processor Memory-Level Parallelism

机译：建模超卡处理器内存级并行性

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Sam Van Den Steen; Lieven Eeckhout;
展开▼
作者单位

展开▼
年度 2018
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Memory-Level Parallelism Aware Fetch Policies for Simultaneous Multithreading Processors [J] . STUN EYERMAN, LIEVEN EECKHOUT ACM Transactions on Architecture and Code Optimization . 2009,第1期

机译：同步多线程处理器的内存级并行感知获取策略
2. An Analytical Model for a GPU Architecture with Memory-level and Thread-level Parallelism Awareness [J] . Sunpyo Hong, Hyesoon Kim Computer architecture news . 2009,第3期

机译：具有内存级和线程级并行性意识的GPU架构分析模型
3. Design of Out-Of-Order Superscalar Processor with Speculative Thread Level Parallelism [J] . A.Kamaraj, X.Sharly Monica International Journal of Innovative Research in Science, Engineering and Technology . 2014,第3期

机译：具有推测线程级并行性的无序超标量处理器设计
4. Graph modeling of parallelism in superscalar architecture-a case study of HP PA-RISC microprocessor [C] . Malek, M., Chillakanti, . 1996

机译：超标量体系结构中并行性的图形建模-以HP PA-RISC微处理器为例
5. Branch optimizations and instruction-level parallelism exploitation for dynamic superscalar and VLIW processors. [D] . Mantripragada, Srinivas. 2000

机译：动态超标量和VLIW处理器的分支优化和指令级并行性开发。
6. The role of parallelism in the real-time processing of anaphora [O] . Josée Poirier, Matthew Walenski, Lewis P. Shapiro -1

机译：并行性在Anaphora的实时处理中的作用
7. Graph Modeling Of Parallelism In Superscalar Architecture - A Case Study Of Hp Pa-Risc Microprocessor [O] . Miroslaw Malek, Pratap Chillakanti, Saghir A. Shaikh, 2007

机译：超标量体系结构中并行性的图形建模 - 以Hp pa-Risc微处理器为例

Modeling Superscalar Processor Memory-Level Parallelism

著录项

引文网络

相似文献

相关主题

期刊订阅