首页> 外文OA文献 >Integrated Design of Low-power Adiabatic Dynamic CMOS Logic using 0.18μm Standard CMOS Model for Circadian Rhythm OLED Illumination System

【2h】

Integrated Design of Low-power Adiabatic Dynamic CMOS Logic using 0.18μm Standard CMOS Model for Circadian Rhythm OLED Illumination System

机译：低功耗绝热动态CMOS逻辑的集成设计，使用0.18μm标准CMOS模型进行昼夜节律OLED照明系统

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Seung-II Cho; Michio Yokoyama;
展开▼
作者单位

展开▼
年度 2017
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. 5-Gbit/s 0.18-μm CMOS单片集成低功耗时钟恢复电路设计 [J] . 张长春, 王志功, 施思, 东南大学学报（英文版） . 2011,第002期
2. Design of low-power clock generator synchronized with AC power for adiabatic dynamic CMOS logic [J] . Michio Yokoyama, Seong-Kweon Kim, Seung-Il Cho, IEICE Electronics Express . 2013,第20期

机译：绝热动态CMOS逻辑与交流电源同步的低功耗时钟发生器的设计
3. Dual-rail improved adiabatic pseudo-domino logic with auxiliary clock: a low-power partially-adiabatic CMOS logic family [J] . W. M. Tan, K. T. Lau Microelectronics international: Journal of ISHM--Europe, the Microelectronics Society--Europe . 2003,第2期

机译：具有辅助时钟的双轨改进的绝热伪多米诺逻辑：低功耗部分绝热CMOS逻辑系列
4. A 1.5-V 75-dB dynamic range third-order Gm-C filter integrated in a 0.18-Μm standard digital CMOS process [J] . Yodprasit U., Enz C.C. IEEE Journal of Solid-State Circuits . 2003,第7期

机译：集成在0.18μm标准数字CMOS工艺中的1.5V 75dB动态范围三阶Gm-C滤波器
5. Fully Integrated OOK-Powered Pad-Less Deep Sub-Wavelength-Sized 5-GHz RFID with On-Chip Antenna Using Adiabatic Logic in 0.18μM CMOS [C] . Yuta Toeda, Takumi Fujimaki, Mototsugu Hamada, IEEE Symposium on VLSI Circuits . 2018

机译：采用0.18μMCMOS绝热逻辑的片上天线的全集成OOK供电，无垫供电，深亚波长尺寸的5 GHz RFID
6. Current mode logic latch and prescaler design optimization in 0.18mum CMOS technology. [D] . Usama, Muhammad. 2005

机译：采用0.18μmCMOS技术的电流模式逻辑锁存器和预分频器设计优化。
7. Design of High Speed and Low Offset Dynamic Latch Comparator in 0.18 µm CMOS Process [O] . Labonnah Farzana Rahman, Mamun Bin Ibne Reaz, Chia Chieu Yin, 2010

机译：0.18 µm CMOS工艺中的高速，低偏移动态锁存比较器的设计
8. Design of an Oscillation-Based BIST System for Active Analog Integrated Filters in 0.18 µm CMOS [O] . Leonid Kladovščikov, Marijan Jurgo, Romualdas Navickas 2019

机译：基于振荡的BIST系统设计，用于0.18μmCMOS中的主动模拟集成滤波器
9. Bulk CMOS VLSI Technology Studies. Part 1. Scalable CMOS Design Rules. Part 2. CMOS Approaches to PLA (Programmable Logic Array) Design [R] . Trotter, J. D., Naini, A. K. R. 1985

机译：批量CmOs VLsI技术研究。第1部分：可扩展CmOs设计规则。第2部分pLa（可编程逻辑阵列）设计的CmOs方法

Integrated Design of Low-power Adiabatic Dynamic CMOS Logic using 0.18μm Standard CMOS Model for Circadian Rhythm OLED Illumination System

著录项

引文网络

相似文献

相关主题

期刊订阅