High-Throughput Architecture of HEVC CABAC Binary Arithmetic Encoder

机译：HEVC CABAC二元算术编码器的高吞吐量架构

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Hyungu Jo; Seungyong Park; Kwangki Ryoo;
展开▼
作者单位

展开▼
年度 2017
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. High-throughput CABAC codec architecture for HEVC [J] . Yongseok Choi, Jongbum Choi Electronics Letters . 2013,第18期

机译：用于HEVC的高吞吐量CABAC编解码器架构
2. Ultra-High-Throughput VLSI Architecture of H.265/HEVC CABAC Encoder for UHDTV Applications [J] . Zhou Dajiang, Zhou Jinjia, Fei Wei, Circuits and Systems for Video Technology, IEEE Transactions on . 2015,第3期

机译：用于UHDTV应用的H.265 / HEVC CABAC编码器的超高吞吐量VLSI架构
3. High throughput VLSI architecture for H.264/AVC context-based adaptive binary arithmetic coding (CABAC) decoding [J] . Kai?Huang, De?Ma, Rong-jie?Yan, Journal of Zhejiang university science . 2013,第6期

机译：高吞吐量VLSI架构，用于基于H.264 / AVC上下文的自适应二进制算术编码（CABAC）解码
4. High-throughput Binary Arithmetic Encoder architecture for CABAC in H.265/HEVC [C] . Cheng Chen, Kaili Liu, Song Chen IEEE International Conference on Solid-State and Integrated Circuit Technology . 2016

机译：H.265 / HEVC中CABAC的高吞吐量二进制算术编码器体系结构
5. Fast split arithmetic encoder architectures and perceptual coding methods for enhanced JPEG2000 performance. [D] . Varma, Krishnaraj M. 2006

机译：快速拆分算术编码器体系结构和感知编码方法可增强JPEG2000性能。
6. Fast entropy-based CABAC rate estimation for mode decision in HEVC [O] . Wei-Gang Chen, Xun Wang -1

机译：基于熵的快速CABAC速率估计用于HEVC中的模式决策
7. Hardware Implementation of HEVC CABAC Binary Arithmetic Encoder [O] . Duyen Hai Pham, Jeonhak Moon, Doohwan Kim, 2014

机译：HEVC CABAC二进制算术编码器的硬件实现

High-Throughput Architecture of HEVC CABAC Binary Arithmetic Encoder

著录项

引文网络

相似文献

相关主题

期刊订阅