机译:MLGNR与FinFET驱动器互连:优化的延迟和技术以超过16nm的技术
机译:掺杂MLGNR对驱动器-互连-负载系统的传播延迟的影响
机译:掺杂MLGNR对驱动器-互连-负载系统的传播延迟的影响
机译:PVT变化下的FinFET电路模块的延迟/功率建模和优化:观察22nm和14nm技术节点之间的趋势
机译:纳米级VLSI的新竞争者:MLNNR与16nm技术的FinFET驱动器互连
机译:在16NM技术中使用FinFET和CMOS的8T SRAM单元的设计与性能评估
机译:脊柱后路融合术中动力和手动驱动器的定位性能
机译:低功耗驱动器接收器拓扑,延迟优化用于片上总线互连