首页> 外文OA文献 >FPGA Implementation of 32-bit MIPS Processor with CISC Multiplication Operation

【2h】

FPGA Implementation of 32-bit MIPS Processor with CISC Multiplication Operation

机译：具有CISC乘法操作的32位MIPS处理器的FPGA实现

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者

展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Verilog Implementation of a MIPS RISC 32-bit Pipelined Processor Architecture [J] . P. Indira, Ved Vyas Dwivedi, M. Kamaraju IOSR Journal of Electronics and Communication Engineering . 2019,第1期

机译：MIPS RISC 32位流水线处理器体系结构的Verilog实现
2. Verilog Implementation of a MIPS RISC 32-bit Pipelined Processor Architecture [J] . P. Indira, Ved Vyas Dwivedi, M. Kamaraju IOSR Journal of Electronics and Communication Engineering . 2019,第1期

机译：Verilog实现MIPS RISC 32位流水线处理器架构
3. Design & Implementation Of 32-Bit Risc (MIPS) Processor [J] . Marri Mounika, Aleti Shankar International Journal of Engineering Trends and Technology . 2013,第10期

机译：32位Risc（MIPS）处理器的设计与实现
4. Design and implementation of 32-Bits MIPS processor to Perform QRD Based on FPGA [C] . Safaa S. Omran, Ahmed K. Abdul-abbas 2018 International Conference on Engineering Technology and their Applications . 2018

机译：基于FPGA的执行QRD的32位MIPS处理器的设计与实现
5. A table look-up pipelined multiplication-accumulation co-processor for H.264, and, An intellectual property authentication scheme for FPGA through watermarking techniques. [D] . Xiao, Xiang. 2006

机译：用于H.264的查表流水线乘法累加协处理器，以及通过水印技术用于FPGA的知识产权认证方案。
6. Real-Time Digital Signal Processing Based on FPGAs for Electronic Skin Implementation [O] . Ali Ibrahim, Paolo Gastaldo, Hussein Chible, 2017

机译：基于FPGA的电子皮肤实现实时数字信号处理
7. A NOVEL IMPLEMENTATION OF 32-BIT VLIW-MISC PROCESSOR ON FPGA [O] . M. KAMARAJU, M. ALEKHYA, K.LAL KISHORE 2016

机译：FPGA上的32位VLIW-MISC处理器的新颖实现

FPGA Implementation of 32-bit MIPS Processor with CISC Multiplication Operation

著录项

引文网络

相似文献

相关主题

期刊订阅