首页> 外文OA文献 >Design of Low Power High Speed Hybrid 1-Bit Full Adder by using CMOS 130nm Technology

【2h】

Design of Low Power High Speed Hybrid 1-Bit Full Adder by using CMOS 130nm Technology

机译：CMOS 130NM技术设计低功率高速混合1位全加法器

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
U. Jayaram;
展开▼
作者单位

展开▼
年度 2018
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. 低输出功率应用的E类CMOS功率放大器设计 [J] . 袁成, 李智群, 刘继华, 东南大学学报（英文版） . 2009,第002期
2. New Design Methodologies for High Speed Low-Voltage 1-Bit CMOS Full Adder Circuits [J] . Subodh Wairya, Rajendra Kumar Nagaria, Sudarshan Tiwari 计算机技术与应用：英文 . 2011,第003期

机译：高速低压1位CMOS全加法器电路的新设计方法
3. DESIGN OF LOW POWER REDUCED WALLACE MULTIPLIER WITH COMPACT CARRY SELECT ADDER, HALF ADDER & FULL ADDER USING CMOS TECHNOLOGY [J] . P.RADHIKA, Dr.T.VIGNESWARAN Journal of Theoretical and Applied Information Technology . 2015,第2期

机译：采用CMOS技术的紧凑型随身加法器，半加法器和全加法器的低功耗减薄壁乘法器的设计
4. Low-power, high-speed 1-bit inexact Full Adder cell designs applicable to low-energy image processing [J] . Zareei Zahra, Navi Keivan, Keshavarziyan Peiman International journal of electronics . 2018,第1a3期

机译：适用于低能耗图像处理的低功耗，高速1位不完全Full Adder单元设计
5. Low power high speed 1-bit full adder circuit design at 45nm CMOS technology [C] . Ashish Kumar Yadav, Bhavana P. Shrivatava, Ajay Kumar Dadoriya 2017 International Conference on Recent Innovations in Signal processing and Embedded Systems . 2017

机译：采用45nm CMOS技术的低功耗高速1位全加法器电路设计
6. Design of a 10GHz RF Power Amplifier in 130nm CMOS Technology Based on Wilkinson Combiner Methodology [D] . Zhao, Shanshan. 2019

机译：基于Wilkinson Combiner方法的130nm CMOS技术中10GHz RF功率放大器设计
7. Design of a Sub-Picosecond Jitter with Adjustable-Range CMOS Delay-Locked Loop for High-Speed and Low-Power Applications [O] . Bilal I. Abdulrazzaq, Omar J. Ibrahim, Shoji Kawahito, 2016

机译：具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
8. Comparative Analysis of Low Power 1-Bit CMOS Full Adder at 45 nm Technology [O] . Bhanu Priya, Randhir Singh 2015

机译：45nm工艺下低功耗1位CmOs全加器的比较分析

Design of Low Power High Speed Hybrid 1-Bit Full Adder by using CMOS 130nm Technology

著录项

引文网络

相似文献

相关主题

期刊订阅