Multilevel Cache Modeling for Chip-Multiprocessor Systems

机译：芯片 - 多处理器系统的多级缓存建模

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Pablo Prieto; Valentin Puente; Jose-Angel Gregorio;
展开▼
作者单位

展开▼
年度 2011
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Multilevel Cache Modeling for Chip-Multiprocessor Systems [J] . Prieto Pablo, Puente Valentin, Gregorio Jose-Angel Computer Architecture Letters . 2011,第2期

机译：芯片多处理器系统的多级缓存建模
2. Write Avoidance Cache Coherence Protocol for Non-volatile Memory as Last-Level Cache in Chip-Multiprocessor [J] . Ju Hee CHOI, Jong Wook KWAK, Chu Shik JHON IEICE transactions on information and systems . 2014,第8期

机译：非易失性存储器的写避免高速缓存一致性协议作为芯片多处理器中的最后一级高速缓存
3. Towards Hybrid Last Level Caches for Chip-Multiprocessors [J] . Li Zhao, Ravi Iyer, Mike Upton, Computer architecture news . 2008,第2期

机译：面向芯片多处理器的混合末级缓存
4. Modeling and analysis of a multilevel caching in distributed database systems [C] . El Zanfaly, D.S., Ammar, . 2004

机译：分布式数据库系统中多级缓存的建模和分析
5. Modeling and Optimizing Caches for SGX-Based Systems [D] . Shimizu, Atsuko. 2020

机译：基于SGX的系统建模和优化缓存
6. A Novel Method to Verify Multilevel Computational Models of Biological Systems Using Multiscale Spatio-Temporal Meta Model Checking [O] . Ovidiu Pârvu, David Gilbert -1

机译：多尺度时空元模型检查验证生物系统多级计算模型的新方法
7. Write Avoidance Cache Coherence Protocol for Non-volatile Memory as Last-Level Cache in Chip-Multiprocessor [O] . Ju Hee CHOI, Jong Wook KWAK, Chu Shik JHON 2014

机译：在芯片 - 多处理器中写入避免对非易失性存储器中的最后级别缓存的避免高速缓存协调协调协调协议

Multilevel Cache Modeling for Chip-Multiprocessor Systems

著录项

引文网络

相似文献

相关主题

期刊订阅