首页> 外文OA文献 >Parallel AES Encryption Engine for Many Core Processor Arrays Using Masked S-Box

【2h】

Parallel AES Encryption Engine for Many Core Processor Arrays Using Masked S-Box

机译：使用屏蔽S框的许多核心处理器阵列的并行AES加密引擎

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Dhanya Pushkaran; Neethu Bhaskar;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Parallel AES Encryption Engine for Many Core Processor Arrays Using Masked S-Box [J] . Dhanya Pushkaran, Neethu Bhaskar International Journal of Recent Contributions from Engineering, Science & IT . 2014,第4期

机译：使用蒙版S-Box的许多核心处理器阵列的并行AES加密引擎
2. Parallel AES Encryption Engines for Many-Core Processor Arrays [J] . Liu Bin, Baas Bevan M. Computers, IEEE Transactions on . 2013,第3期

机译：用于多核处理器阵列的并行AES加密引擎
3. Design of ultra-low power AES encryption cores with silicon demonstration in SOTB CMOS process [J] . V.-P. Hoang, V.-L. Dao, C.-K. Pham Electronics Letters . 2017,第23期

机译：SOTB CMOS工艺中的硅演示设计超低功耗AES加密内核
4. AES encryption engines of many core processor arrays on FPGA by using parallel, pipeline and sequential technique [C] . Pournima U. Deshpande, Smita A. Bhosale 2015 International Conference on Energy Systems and Applications . 2015

机译：通过使用并行，流水线和顺序技术，FPGA上许多核心处理器阵列的AES加密引擎
5. Multi-versioned Data Storage and Iterative Processing in a Parallel Array Database Engine. [D] . Soroush, Emad. 2014

机译：并行阵列数据库引擎中的多版本数据存储和迭代处理。
6. List Context Fosters Semantic Processing: Parallels Between Semantic and Morphological Facilitation When Primes Are Forward Masked [O] . Laurie Beth Feldman, Dana M. Basnight-Brown -1

机译：列表上下文促进了语义处理：当素数被前掩蔽时语义和形态促进之间的平行关系
7. Real Time Zetta Bytes -Universal Memory ASIC SOC IP Core Design Implementation using VHDL and Verilog HDL for High Capacity Data Computing Processors like Cloud/Cluster/Super VLIW Parallel Distributing Pipelined Array Computing Processors [O] . P.N.V.M Sastry, Dr.D.N. Rao, Dr.S. Vathsal 2016

机译：实时Zetta与VHDL和Verilog HDL为高容量数据计算处理器的实时Zetta字节 - 单位存储ASIC SOC IP核心设计实现，如云/群/超级VLIW并行分配流水线阵列计算处理器

Parallel AES Encryption Engine for Many Core Processor Arrays Using Masked S-Box

著录项

引文网络

相似文献

相关主题

期刊订阅