首页> 外文OA文献 >In-band phase noise reduction techniques for phase-locked loops in advanced CMOS technologies

【2h】

In-band phase noise reduction techniques for phase-locked loops in advanced CMOS technologies

机译：用于高级CMOS技术的锁相环路的带内相位降噪技术

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Zhipeng Liang;
展开▼
作者单位

展开▼
年度 -1
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A Phase-Selecting Digital Phase-Locked Loop With Bandwidth Tracking in 65-nm CMOS Technology [J] . Hsieh P.-H., Maxey J., Yang C.-K. K. Solid-State Circuits, IEEE Journal of . 2010,第4期

机译：65nm CMOS技术中具有带宽跟踪功能的选相数字锁相环
2. A Bang Bang Phase-Locked Loop Using Automatic Loop Gain Control and Loop Latency Reduction Techniques [J] . T. K. Kuan, S. I. Liu IEEE Journal of Solid-State Circuits . 2016,第4期

机译：使用自动环路增益控制和降低环路延迟技术的Bang Bang锁相环
3. A Low-Noise and Low-Power Frequency Synthesizer Using Offset Phase-Locked Loop in 0.13- CMOS [J] . Park P., Park D., Cho S. Microwave and Wireless Components Letters, IEEE . 2010,第1期

机译：使用0.13-CMOS失调锁相环的低噪声，低功耗频率合成器
4. A 311.6 GHz Phase-locked Loop in 0.13 µm SiGe BiCMOS Process with −90 dBc/Hz in-band Phase Noise [C] . Yuan Liang, Chirn Chye Boon, Yangtao Dong, IEEE/MTT-S International Microwave Symposium . 2020

机译：采用0.13 µm SiGe BiCMOS工艺的311.6 GHz锁相环，带内相位噪声为−90 dBc / Hz
5. A study of phase noise and jitter in submicron CMOS phase-locked loop circuits. [D] . Zhang, Chi. 2006

机译：对亚微米CMOS锁相环电路中的相位噪声和抖动的研究。
6. Noise Reduction Techniques and Scaling Effects towards Photon Counting CMOS Image Sensors [O] . Assim Boukhayma, Arnaud Peizerat, Christian Enz 2016

机译：降噪技术及其对光子计数CMOS图像传感器的缩放效果
7. Analysis and design of a low-power low-noise CMOS phase-locked loop [O] . Zhang Cheng 2012

机译：低功耗低噪声CMOS锁相环的分析与设计

In-band phase noise reduction techniques for phase-locked loops in advanced CMOS technologies

著录项

引文网络

相似文献

相关主题

期刊订阅