Reconfigurable logic circuit design for stateful Boolean logic computing

机译：基于Memristor的有状态逻辑门，用于多功能逻辑电路

机译：基于忆阻器的布尔逻辑运算和计算电路

机译：计算对称布尔函数的逻辑电路的能量和扇入

机译：布尔电路和逻辑门的DNA计算模型

机译：基于大规模并行和流水线忆阻状态IMPLY逻辑的可重构体系结构的完整设计方法论

机译：使用磁性单电子晶体管的可重构布尔逻辑

机译：一种基于由两个反平行双极函数组成的新逻辑原语电路的有状态逻辑系列

机译：微电流晶体管逻辑电路的静态和动态性能。第二部分。微功率逻辑电路设计

机译：三值逻辑系统逻辑电路设计装置，三值逻辑系统逻辑电路设计方法以及三值逻辑系统逻辑电路设计程序

机译：设计电路系统，扩展现有方法以评估电路设计的可行性，执行电路设计的可行性评估，完善电路设计的第一决策规则，形成电路设计的第二决策规则的方法电路设计，用于为多个预先设计的电路块组织设计者的经验数据，提高胶粘逻辑分配效率，并在设计块之间分配胶粘的多个逻辑元素，并分配胶粘逻辑以在集成电路设备设计中执行方案，转换特定于电路块的接口，选择电路收集器，设计一种包含使能设备测试以验证a正确操作的设备，并开发行为测试台，项圈接口和接口系统

机译：可重配置逻辑块，具有可重配置逻辑块的可编程逻辑电路装置以及用于配置可重配置逻辑块的方法