Store Buffer Design in First-Level Multibanked Data Caches

机译：第一级多班数据缓存中的存储缓冲区设计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
E. F. Torres; P. Ibanez; V. Vinals; J. M. Llaberia;
展开▼
作者单位

展开▼
年度 2005
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Store Buffer Design in First-Level Multibanked Data Caches [J] . E.F. Torres, P. Ibanez, V. Vinals, Computer architecture news . 2005,第2期

机译：一级多组数据缓存中的存储缓冲区设计
2. Store Buffer Design for Multibanked Data Caches [J] . Torres Enrique, Ibanez Pablo, Vinals-Yu fera Victor, Computers, IEEE Transactions on . 2009,第10期

机译：多银行数据缓存的存储缓冲区设计
3. Improving Data Cache Performance with Integrated Use of Split Caches, Victim Cache and Stream Buffers [J] . Afrin Naz, Mehran Rezaei, Krishna Kavi, Computer architecture news . 2005,第3期

机译：通过结合使用拆分缓存，受害者缓存和流缓冲区来提高数据缓存性能
4. Store Buffer Design in First-Level Multibanked Data Caches [C] . E. F. Torres, P. Ibanez, V. Vinals, Annual international symposium on Computer Architecture;International symposium on Computer Architecture . 2005

机译：一级多组数据缓存中的存储缓冲区设计
5. Design and evaluation of an adaptive write buffer cache for solid state drives [D] . Wu, Guanying. 2009

机译：固态驱动器的自适应写缓冲区高速缓存的设计和评估
6. Key Design Elements of a Data Utility for National Biosurveillance: Event-drivenArchitecture Caching and Web Service Model [O] . Fu-Chiang Tsui, Jeremy U. Espino, Yan Weng, 2005

机译：用于国家生物监测的数据实用程序的关键设计元素：事件驱动架构缓存和Web服务模型
7. An Hybrid eDRAM/SRAM Macrocell to Implement First-Level Data Caches [O] . Ro Valero, Julio Sahuquillo, Salvador Petit, 2014

机译：用于实现一级数据缓存的混合eDRam / sRam宏单元

Store Buffer Design in First-Level Multibanked Data Caches

著录项

引文网络

相似文献

相关主题

期刊订阅