首页> 外文OA文献 >MERIT: Tensor Transform for Memory-Efficient Vision Processing on Parallel Architectures

【2h】

MERIT: Tensor Transform for Memory-Efficient Vision Processing on Parallel Architectures

机译：Merit：对并行架构的内存高效视觉处理的张量变换

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Yu-Sheng Lin; Wei-Chao Chen; Shao-Yi Chien;
展开▼
作者单位

展开▼
年度 2020
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. MERIT: Tensor Transform for Memory-Efficient Vision Processing on Parallel Architectures [J] . IEEE transactions on very large scale integration (VLSI) systems . 2020,第3期

机译：优点：用于并行架构上具有内存效率的视觉处理的Tensor变换
2. A high-performance and memory-efficient VLSI architecture with parallel scanning method for 2-D lifting-based discrete wavelet transform [J] . Yeong-Kang Lai, Lien-Fei Chen, Yui-Chih Shih Consumer Electronics, IEEE Transactions on . 2009,第2期

机译：具有并行扫描方法的高性能且高效存储的VLSI架构，用于基于二维提升的离散小波变换
3. Memory-Efficient and High-Performance Parallel-Pipelined Architectures for 5/3 Forward and Inverse Discrete Wavelet Transform [J] . TZE-YUN SUNG WSEAS Transactions on Electronics . 2007,第2期

机译：用于5/3正向和反向离散小波变换的内存高效和高性能并行管道架构
4. Memory-Efficient and High-Performance Parallel-Pipelined Architectures for 5/3 Forward and Inverse Discrete Wavelet Transform [C] . TZE-YUN SUNG WSEAS International Conference on Multimedia Systems and Signal Processing . 2007

机译：用于5/3前进和逆离散小波变换的内存高效和高性能并行流水线架构
5. Automatic program parallelization using stateless parallel processing architecture. [D] . Sun, Feijian. 2004

机译：使用无状态并行处理体系结构的自动程序并行化。
6. A Parallel Architecture for the Partitioning around Medoids (PAM) Algorithm for Scalable Multi-Core Processor Implementation with Applications in Healthcare [O] . Hassan Mushtaq, Sajid Gul Khawaja, Muhammad Usman Akram, 2018

机译：围绕Medoids（PAM）算法进行分区的并行体系结构可实现可扩展的多核处理器及其在医疗保健中的应用
7. An Architectural Study of a Massively Parallel Processor for Convolution-Type Operations in Complex Vision Tasks [O] . Martin Franz, René Schüffny 1996

机译：复杂视觉任务中卷积型运算的大规模并行处理器的体系结构研究
8. Development of Parallel Architectures for Sensor Array Processing. Volume 2. A Parallel Architecture for Broad-Band Direction-of-Arrival Estimation. [R] . Jamali, M. M., Kwatra, S. C., Tabar, R. F. 1993

机译：传感器阵列处理并行架构的开发。第2卷。宽带波达方向估计的并行体系结构。

MERIT: Tensor Transform for Memory-Efficient Vision Processing on Parallel Architectures

著录项

引文网络

相似文献

相关主题

期刊订阅