Novel Eight-Transistor SRAM cell for write power reduction

机译：用于写入功率降低的新型八晶体管SRAM单元

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
C.M.R. Prabhu; Ajay Kumar Singh;
展开▼
作者单位

展开▼
年度 2010
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Novel Eight-Transistor SRAM cell for write power reduction [J] . Ajay Kumar Singh, C.M.R. Prabhu IEICE Electronics Express . 2010,第16期

机译：新型八晶体管SRAM单元可降低写入功率
2. Cmos Eight-transistor Memorycell For Low-dynamic-power High-speed embedded Sram [J] . SALEH M. ABDEL-HAFEEZ, ANAS S. MATALKAH Journal of Circuits, Systems, and Computers . 2008,第5期

机译：用于低动态功率高速嵌入式Sram的Cmos八晶体管存储单元
3. 10-nm SRAM Design Using Gate-Modulated Self-Collapse Write-Assist Enabling 175-mV VMIN Reduction With Negligible Active Power Overhead [J] . Zheng Guo, Jami Wiedemer, Yusung Kim, . 2021,第1期

机译：10-NM SRAM设计使用栅极调制的自塌方写入辅助，可实现175 MV VMIN减少，具有可忽略的电力开销
4. Underlap engineered eight-transistor SRAM cell for stronger data stability enhanced write ability and suppressed leakage power consumption [C] . Salahuddin Shairfe Muhammad, Kursun Volkan 2013 IEEE International Conference on Electronics, Circuits, and Systems . 2013

机译：Underlap设计的八晶体管SRAM单元具有更强的数据稳定性，增强的写入能力和抑制的泄漏功耗
5. Low power SRAM cells and architectures for cache design. [D] . Mohamed, Rami E. Aly. 2005

机译：用于高速缓存设计的低功耗SRAM单元和体系结构。
6. Power optimized variation aware dual-threshold SRAM cell design technique [O] . Aminul Islam, Mohd Hasan 2011

机译：功耗优化的变化感知双阈值SRAM单元设计技术
7. A Dual Port 8T SRAM Cell Using FinFET CMOS Logic for Leakage Reduction and Enhanced Read Write Stability [O] . Chusen Duari, Shilpi Birla, Amit Kumar Singh 2020

机译：使用FinFET和CMOS逻辑的双端口8T SRAM单元进行泄漏减少和增强的读写稳定性

Novel Eight-Transistor SRAM cell for write power reduction

著录项

引文网络

相似文献

相关主题

期刊订阅