首页> 外文OA文献 >A high-resolution CMOS time-to-digital converter utilizing a Vernier delay line

【2h】

A high-resolution CMOS time-to-digital converter utilizing a Vernier delay line

机译：利用游标延迟线的高分辨率CMOS时对数字转换器

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
P. Dudek; S. Szczepanski; J.V. Hatfield;
展开▼
作者单位

展开▼
年度 2000
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A high-resolution CMOS time-to-digital converter utilizing a Vernier delay line [J] . Dudek P., Szczepanski S. IEEE Journal of Solid-State Circuits . 2000,第2期

机译：利用游标延迟线的高分辨率CMOS时间数字转换器
2. A high-resolution CMOS time-to-digital converter utilizing aVernier delay line [J] . Dudek P., Szczepanski S., Hatfield J.V. IEEE Journal of Solid-State Circuits . 2000,第2期

机译：利用游标延迟线的高分辨率CMOS时间数字转换器
3. 22 μW, 5.1 ps LSB, 5.5 ps RMS jitter Vernier time-to-digital converter in CMOS 65 nm for single photon avalanche diode array [J] . Nolet F., Roy N., Carrier S., Electronics Letters . 2020,第9期

机译：22μW，5.1 PS LSB，5.5 PS RMS抖动Vernier在CMOS 65nm中为单光子雪崩二极管阵列中的CMOS 65 NM时的时间 - 数字转换器
4. High-resolution and wide-dynamic range time-to-digital converter with a multi-phase cyclic Vernier delay line [C] . Kim Mino, Shin Woo-Yeol, Hong Gi-Moon, European Solid‐State Circuits Conference . 2013

机译：具有多相循环游标延迟线的高分辨率，宽动态范围的时间数字转换器
5. High-resolution Multi-stage Time-to-digital Converters. [D] . Ko, Chi Ting. 2013

机译：高分辨率多级时间数字转换器。
6. A 13-Bit 12-ps Resolution Vernier Time-to-Digital Converter Based on Dual Delay-Rings for SPAD Image Sensor [O] . Zunkai Huang, Jinglin Huang, Li Tian, 2021

机译：基于双延迟环的33位12-PS分辨率的乘法时间转换器用于SPAD图像传感器
7. A CMOS 0.23pJ Freeze Vernier Time-to-Digital Converter [O] . Jan Angevare, Amir Zjajo, Nick Van Der Meijs 2015

机译：CmOs 0.23pJ Freeze Vernier时间数字转换器

A high-resolution CMOS time-to-digital converter utilizing a Vernier delay line

著录项

引文网络

相似文献

相关主题

期刊订阅