机译:使用自组装CoSi_2纳米图案和间隔栅技术制造肖特基势垒MOSFET
机译:自组装CoSi_2图案化方法在SOI上制造肖特基势垒MOSFET
机译:利用间隔技术制造不对称肖特基势垒MOSFET的可行方法
机译:自组装Cosi {Sub} 2纳米结构用于制造SOI上的肖特基屏障MOSFET
机译:肖特基势垒MOSFET中的电传输。
机译:具有高k La2O3 / ZrO2栅极电介质的肖特基势垒SOI-MOSFET
机译:具有低有效肖特基势垒的高性能肖特基势垒SOI-MOSFET的建模和制造