首页> 外文OA文献 >Performance Analysis of Different 8x8 Bit CMOS Multiplier using 65nm Technology

【2h】

Performance Analysis of Different 8x8 Bit CMOS Multiplier using 65nm Technology

机译：65NM技术不同8x8位CMOS倍增器的性能分析

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Sona Rani; Ajay Kumar; Vikas Singla; Rakesh Singla;
展开▼
作者单位

展开▼
年度 2016
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A 20GHz subharmonic injection-locked clock multiplier with mixer-based injection timing control in 65nm CMOS technology [J] . Lv Fangxu, Zheng Xuqiang, Wang Jianye, Analog Integrated Circuits and Signal Processing . 2019,第1期

机译：具有65nm CMOS技术的混合器的注射定时控制20GHz次谐注射锁定时钟倍增器
2. A Perpetuum Mobile 32bit CPU with 13.4pJ/cycle, 0.14μA Sleep Current using Reverse-Body-Bias Assisted 65nm SOTB CMOS Technology [J] . Koichiro Ishibashi, Nobuyuki Sugii, Kimiyoshi Usami, 電子情報通信学会技術研究報告. シリコン材料·デバイス. Silicon Devices and Materials . 2014,第174期

机译：采用反向偏置偏置辅助65nm SOTB CMOS技术的Perpetuum移动32位CPU，具有13.4pJ /周，0.14μA睡眠电流
3. A Perpetuum Mobile 32bit CPU with 13.4pJ/cycle, 0.14μA Sleep Current using Reverse-Body-Bias Assisted 65nm SOTB CMOS Technology [J] . Koichiro Ishibashi, Nobuyuki Sugii, Kimiyoshi Usami, 電子情報通信学会技術研究報告. 集積回路. Integrated Circuits and Devices . 2014,第175期

机译：采用反向偏置偏置辅助65nm SOTB CMOS技术的Perpetuum移动32位CPU，具有13.4pJ /周，0.14μA睡眠电流
4. Comparative Analysis of 4-bit CMOS Vedic Multiplier and GDI Vedic Multiplier using 18nm FinFET Technology [C] . Malti Bansal, Jasmeet Singh International Conference on Smart Electronics and Communication . 2020

机译：使用18nm FinFET技术的4位CMOS吠陀乘法器和GDI吠陀乘法器的比较分析
5. Time-Based, Low-Power, Low-Offset 5-Bit 1 Gs/S Flash ADC Design in 65nm CMOS Technology [D] . Nasrollahpour, Mehdi 2017

机译：采用65nm CMOS技术的基于时间的低功耗，低失调5位1 Gs / S闪存ADC设计
6. Corrigendum: A multiply-add engine with monolithically integrated 3D memristor crossbar/CMOS hybrid circuit [O] . B. Chakrabarti, M. A. Lastras-Montaño, G. Adam, -1

机译：更正：具有单片集成3D忆阻器交叉开关/ CMOS混合电路的乘法引擎
7. Design and Analysis of 8x8 Wallace Tree Multiplier using GDI and CMOS Technology [O] . Pradeep Kumar Kumawat, Gajendra Sujediya 2017

机译：使用GDI和CMOS技术的8x8 Wallace树乘法器的设计与分析

Performance Analysis of Different 8x8 Bit CMOS Multiplier using 65nm Technology

著录项

引文网络

相似文献

相关主题

期刊订阅