首页> 外文OA文献 >Bit-Parallel Systolic Divider in Finite Field GF(2m)

【2h】

Bit-Parallel Systolic Divider in Finite Field GF(2m)

机译：有限磁场GF（2M）中的位并行收缩分频器

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者

展开▼
作者单位

展开▼
年度 2004
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Low-complexity bit-parallel systolic architecture for computing AB2+C in a class of finite field GF(2m) [J] . Chiou Yng Lee, Erl-Huei Lu, Lir-Fang Sun IEEE Transactions on Circuits and Systems. II, Express Briefs . 2001,第5期

机译：一类有限域GF（2m）中用于计算AB2 + C的低复杂度位并行脉动体系结构
2. Low latency systolic multipliers for finite field GF(2m) based on irreducible polynomials [J] . XIE Jia-feng, HE Jian-jun, GUI Wei-hua 中南大学学报（英文版） . 2012,第005期

机译：基于不可约多项式的有限域GF（2m）的低延迟收缩压乘数
3. Bit-serial systolic divider and multiplier for finite fields GF(2/sup m/) [J] . Hasan M.A., Bhargava V.K. IEEE Transactions on Computers . 1992,第8期

机译：有限域GF（2 / sup m /）的位串行脉动除法器和乘法器
4. Reconfigurable implementation of bit-parallel multipliers over GF(2m) for two classes of finite fields [C] . Imana J.L. Field-Programmable Technology, 2004. Proceedings. 2004 IEEE International Conference on . -1

机译：两类有限域在GF（2 m ）上可重构实现位并行乘法器
5. VHDL Implementation of PPR Systolic Array Architecture for Polynomial GF(2m) Multiplication. [D] . Nia, Ali. 2013

机译：用于多项式GF（2m）乘法的PPR脉动阵列结构的VHDL实现。
6. Cooperation between PDGF and FGF converts slowly dividing O-2Aadult progenitor cells to rapidly dividing cells with characteristics of O- 2Aperinatal progenitor cells [O] . 1992

机译：PDGF和FGF之间的合作将缓慢分裂的O-2Aadult祖细胞转化为具有O-2围产期祖细胞特征的快速分裂细胞
7. Efficient bit-parallel systolic architecture for multiplication and squaring over GF(2m) [O] . Kee-Won Kim, Seung-Hoon Kim 2018

机译：有效的位并行收缩系统乘积，用于乘法和平方（2 m ）

代理获取

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号