Energy Efficient Carry Select Adder Using BDC Converter

机译：节能携带使用BDC转换器选择加法器

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Damisetti Ramakrishna;
展开▼
作者单位

展开▼
年度 2018
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. High-speed and energy efficient carry select adder (CSLA) dominated by carry generation logic [J] . Nam Minho, Choi Yeonhun, Cho Kyoungrok Microelectronics journal . 2018,第SEPa期

机译：由进位生成逻辑控制的高速，高能效进位选择加法器（CSLA）
2. Energy Efficient BEC Modified Carry Select Adder based PTMAC Architecture for Biomedical Processors [J] . Alex E. John, Vijayaraj M. Intelligent automation and soft computing . 2017,第2期

机译：节能型BEC改进的基于携带选择加法器的PTMAC体系结构，用于生物医学处理器
3. A high-Performance Energy Efficient Carry Select Adder using 32nm CMOS Technology [J] . A. Neethumol, S. Gnanamurugan Advances in Natural and Applied Sciences . 2017,第6期

机译：采用32nm CMOS技术的高性能节能携带选择加法器
4. Low power and area efficient Wallace tree multiplier using carry select adder with binary to excess-1 converter [C] . R. Bala Sai Kesava, B. Lingeswara Rao, K. Bala Sindhuri, 2016 Conference on Advances in Signal Processing . 2016

机译：低功耗和面积效率高的华莱士树乘法器，使用进位选择加法器以及二进制到excess-1转换器
5. Simulation and analysis of high-speed conditional carry select adder. [D] . Ranganadham, Srilatha. 2003

机译：高速条件进位选择加法器的仿真与分析。
6. Speed and energy optimized quasi-delay-insensitive block carry lookahead adder [O] . P. Balasubramanian, D. L. Maskell, N. E. Mastorakis -1

机译：速度和能量优化的准延迟不敏感块带有超前加法器
7. An Energy and Area Efficient Carry Select Adder with Dual Carry Adder Cell [O] . Heng You, Weidi Tang, Jia Yuan, 2019

机译：能量和区域高效携带选择加法器双重携带加法器
8. Regular, Area-Time Efficient Carry-Lookahead Adders [R] . Ngai, T., Irwin, M. J., Rawat, S. 1986

机译：定期，区域有效的Carry-Lookahead加法器

Energy Efficient Carry Select Adder Using BDC Converter

著录项

引文网络

相似文献

相关主题

期刊订阅