退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:高速低误差楼硬件实现,快速准确的LDPC解码器误差估计
Sina Tolouei;
机译:可变规则LDPC码的量化迭代解码器的快速,准确的错误本底估计
机译:基于回溯的可重构解码器的硬件实现,用于降低准循环LDPC码的错误底限
机译:LDPC解码调度,可实现更快的收敛速度和更低的误码率
机译:对数量化方案可降低非二进制LDPC解码器的硬件成本并提高错误率
机译:VLSI实现低错误率多速率容量低密度奇偶校验码解码器。
机译:低复杂性解码下LDPC代码的错误指令
机译:LDPC代码中的错误底线:快速仿真,界限和硬件仿真
机译:低密度奇偶校验(LDPC)解码器的输入比特误码率的准确,快速在线估计
机译:低密度奇偶校验码的高速译码方法,与随机译码器相比,具有低误码率和迭代译码频率更小
机译:优化低密度奇偶校验(LDPC)码的有限精度分层解码器的错误基底性能
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。