机译:用于不可缩减五项式的GF(2m)新型位并行收缩期乘数的设计与实现
机译:GF(2 m sup>)上位并行双基倍频器的低复杂度设计
机译:未定义的控制序列lparGF(2m)上的位并行脉动乘法器,用于不可简化的三项式,具有ASIC和FPGA实现
机译:用于椭圆曲线密码系统的GF(2 m sup>)的高速和流水线有限场比特并行乘法器
机译:高速数组乘法器的并行(p,q)计数器的实现
机译:具有3D堆叠140 GOPS列并行PE的1 ms高速视觉芯片的设计和性能
机译:GF(2m)上的1个低复杂度比特并行收缩乘法器