机译:基于带链和DSP48E1添加剂的高分辨率时间转换器,在28nm现场可编程门阵列中
机译:进位链传播延迟对基于FPGA的TDC的分辨率产生影响
机译:在现场可编程门阵列中实现的高分辨率时间数字转换器
机译:基于残差量化的28nm CMOS自适应分辨率准电平交叉采样ADC
机译:基于FPGA携带链的FPGA携带链实现粘性比特发生器
机译:使用并行前缀加法器的基于新中国剩余定理II的反向转换器设计
机译:基于28nm FPGA的多通道直接TOF读数的低资源TDC
机译:基于现场可编程门阵列的信号识别和时间数字化