首页> 外文OA文献 >Integration of High Performance CMOS Logic LSI by Applying Cu Wiring to SiLK^T.M./SiO₂ Hybrid Structure

【2h】

Integration of High Performance CMOS Logic LSI by Applying Cu Wiring to SiLK^T.M./SiO₂ Hybrid Structure

机译：高性能CMOS逻辑LSI通过将Cu布线应用于丝束下方的集成。 / siO _{2 混合结构}

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Masanobu Ikeda; Kenichi Watanabe; Yoshiyuki Kotani; Michiari Kawano; Hiroko Mori; Takahiro Kimura; Takashi Suzuki; Noriyoshi Shimizu; Tomoji Nakamura; Iwao Sugiura; Ei Yano; Kiyotaka Tabuchi; Toshiaki Hasegawa; Shingo Kadomura;
展开▼
作者单位

展开▼
年度 2002
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Integration of High Performance CMOS Logic LSI by Applying Cu Wiring to SiLK~(T.M.)/SiO_2 Hybrid Structure [J] . Masanobu Ikeda, Kenichi Watanabe, Yoshiyuki Kotani Materials transactions . 2002,第7期

机译：通过将铜布线应用于SiLK〜（T.M。）/ SiO_2混合结构来集成高性能CMOS逻辑LSI
2. Process integration of fine pitch Cu redistribution wiring and SnCu micro-bumping for power efficient LSI devices with high-bandwidth stacked DRAM [J] . Hirokazu Ezawa, Takashi Togasaki, Tatsuo Migita, Microelectronic Engineering . 2013,第MARa期

机译：具有高带宽堆叠DRAM的节电LSI器件的精细间距Cu重新分布布线和SnCu微凸块的工艺集成
3. Chip-Level Performance Maximization Using ASIS (Application-Specific Interconnect Structure) Wiring Design Concept for 45 nm CMOS Generation [J] . Noriaki ODA, Hironori IMURA, Naoyoshi KAWAHARA, IEICE Transactions on Electronics . 2007,第4期

机译：使用用于45纳米CMOS生成的ASIS（专用互连结构）布线设计概念实现芯片级性能最大化
4. On-chip high performance plasmonic-CMOS components based on horizontal hybrid Cu-SiO2-Si platform [C] . Hong-Son Chu, Shiyang Zhu, Ching Eng Png Conference on Lasers and Electro-Optics . 2016

机译：基于水平混合Cu-SiO2-Si平台的片上高性能等离子CMOS元件
5. Process Integration and Performance Evaluation of Germanium-based Quantum Well Channel MOSFETs for Sub-22nm Node Digital CMOS Logic Technology [D] . Lee, Se-Hoon. 2011

机译：用于亚22纳米节点数字CMOS逻辑技术的基于锗的量子阱沟道MOSFET的工艺集成和性能评估
6. Ag/GeSx/Pt-based complementary resistive switches for hybrid CMOS/Nanoelectronic logic and memory architectures [O] . Jan van den Hurk, Viktor Havel, Eike Linn, -1

机译：基于Ag / GeSx / Pt的互补电阻开关用于混合CMOS /纳米电子逻辑和存储器架构
7. A Comparative Performance Study of Hybrid SET-CMOS Based Logic Circuits for the Estimation of Robustness [O] . Jana Biswabandhu, Jana Anindya, Sing Jamuna Kanta, 2013

机译：基于混合SET-CMOS逻辑电路估计鲁棒性的比较性能研究

Integration of High Performance CMOS Logic LSI by Applying Cu Wiring to SiLKT.M./SiO2 Hybrid Structure

著录项

引文网络

相似文献

相关主题

期刊订阅

Integration of High Performance CMOS Logic LSI by Applying Cu Wiring to SiLK^T.M./SiO₂ Hybrid Structure