机译:一个2.8 GS / s 44.6 mW时间交错ADC在65 nm CMOS中实现50.9 dB SNDR和1.5 GHz的3 dB有效分辨率带宽
机译:适用于60 GHz WLAN的40 V数字LP CMOS中的1.2 V 2.64 GS / s 8位39 mW耐偏斜时间交错SAR ADC
机译:采用65 nm CMOS工艺的具有低相位变化的40 GHz 4位数字控制VGA
机译:40 nm CMOS中的6.1 GS / s 52.8 mW 43 dB DR 80 MHz带宽2.4 GHz RF带通ΔΣADC
机译:采用65nm CMOS技术的基于时间的低功耗,低失调5位1 Gs / S闪存ADC设计
机译:用于CMOS图像传感器的12位高速列并行两步单斜率模数转换器(ADC)
机译:一个2.8 GS / s 44.6 mW时间交错ADC在65 nm CMOS中达到1.5 GHz的50.9dB SNDR和3dB有效分辨率带宽