机译:开发IP核以将DTMF基本呼叫者ID从FPGA转移到DSP处理器
机译:用于图像和信号处理IP内核的基于FPGA的高效动态部分重配置设计流程和环境
机译:基于FPGA的LU分解双核MIPS处理器的设计与实现
机译:使用FPGA原型开发16位DSP核心处理器
机译:基于SRAM的FPGA中实现的软核处理器的硬件和软件容错
机译:基于FPGA和软核处理器的基于标记的实时视觉传感器
机译:使用IP内核在基于SRAM的FPGA中实现安全的嵌入式计算系统:基于Altera NIOS-II软处理器的案例研究
机译:基于高速FpGa和Dsp的FFT处理器的实现,用于提高基于光纤的传感系统中的应变解调性能