Evaluating a chip, wafer, or lot using SUXES, SPICE, and STAT2

机译：使用SUX，SPICE和Stat2评估芯片，晶片或批次

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
J C Marshall; R L Mattis;
展开▼
作者单位

展开▼
年度 1992
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Evaluation of transistor property variations within chips on 300-mm wafers using a new MOSFET array test structure [J] . Izumi N., Ozaki H., Nakagawa Y., IEEE Transactions on Semiconductor Manufacturing . 2004,第3期

机译：使用新的MOSFET阵列测试结构评估300毫米晶圆上芯片内晶体管的特性变化
2. An intelligent mechanism for lot output time prediction and achievability evaluation in a wafer fab [J] . Toly Chen Computers & Industrial Engineering . 2008,第1期

机译：晶圆厂中批量输出时间预测和可实现性评估的智能机制
3. A hybrid look-ahead SOM-FBPN and FIR system for wafer-lot-output time prediction and achievability evaluation [J] . T. Chen The International Journal of Advanced Manufacturing Technology . 2008,第5a6期

机译：混合预读SOM-FBPN和FIR系统用于晶圆批输出时间预测和可实现性评估
4. Evaluation and optimization of die-shift in Embedded Wafer-Level Packaging by enhancing the adhesion strength of silicon chips to carrier wafer [C] . Mazuir J., Olmeta V., Yin M., Electronics Packaging Technology Conference (EPTC), 2011 IEEE 13th . 2011

机译：通过增强硅芯片对载体晶圆的附着力，评估和优化嵌入式晶圆级封装中的模片移位
5. Probe modules for wafer -level testing of gigascale chips with electrical and optical I /O interconnects. [D] . Thacker, Hiren Dilipkumar. 2006

机译：探针模块，用于通过电气和光学I / O互连对千兆级芯片进行晶圆级测试。
6. Co-Design Method and Wafer-Level Packaging Technique of Thin-Film Flexible Antenna and Silicon CMOS Rectifier Chips for Wireless-Powered Neural Interface Systems [O] . Kenji Okabe, Horagodage Prabhath Jeewan, Shota Yamagiwa, 2015

机译：用于无线供电的神经接口系统的薄膜柔性天线和硅CMOS整流器芯片的协同设计方法和晶圆级封装技术
7. Stresses and strain in silicon: 3-dimensional analytical capabilities for the non-invasive evaluation of strain fields in Si wafers and packaged chips [O] . Stopford Jennifer 2012

机译：硅中的应力和应变：三维分析能力，用于si晶片和封装芯片中应变场的无创评估
8. Semiconductor Measurement Technology: Evaluating a Chip, Wafer, or Lot Using SUXES, SPICE, and STAT2. [R] . Marshall, J. C., Mattis, R. L. 1992

机译：半导体测量技术：使用sUXEs，spICE和sTaT2评估芯片，晶圆或批次。

Evaluating a chip, wafer, or lot using SUXES, SPICE, and STAT2

著录项

引文网络

相似文献

相关主题

期刊订阅