首页> 外文OA文献 >Design of Wide - range Clock and Data Recovery Circuit based Dual-loop DLL using 2-step DPC

【2h】

Design of Wide - range Clock and Data Recovery Circuit based Dual-loop DLL using 2-step DPC

机译：使用2步DPC的宽范围时钟和数据恢复电路的双环DLL设计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Ki-Sang Jung; Kang-Jik Kim; Gui-Han Ko; Seong-Ik Cho;
展开▼
作者单位

展开▼
年度 2012
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A low power DLL based clock and data recovery circuit with wide range anti-harmonic lock [J] . Hyung-Gu Park, SoYoung Kim, Kang-Yoon Lee Analog Integrated Circuits and Signal Processing . 2013,第2期

机译：基于低功耗DLL的时钟和数据恢复电路，具有广泛的反谐波锁定
2. An Analytical Jitter Tolerance Model for DLL-Based Clock and Data Recovery Circuits [J] . Kyungho Ryu, Kil-Hoon Lee, Jung-Pil Lim, Very Large Scale Integration (VLSI) Systems, IEEE Transactions on . 2020,第11期

机译：基于DLL的时钟和数据恢复电路的分析抖动公差模型
3. A Wide-Range Folded-Tuned Dual-DLL-Based Clock-Deskewing Circuit for Core-to-Core Links [J] . Yang Ching-Yuan, Li Miao-Shan, Chuang Ai-Jia IEEE transactions on very large scale integration (VLSI) systems . 2021,第5期

机译：基于频繁的折叠调谐的双DLI的时钟脱水电路，用于核心 - 核心链路
4. A 3.0 Gb/s clock data recovery circuits based on digital DLL for clock-embedded display interface [C] . Kwon Jae-Wook, Jin Xuefan, Hwang Gyoo-Cheol, 2012 Proceedings of the ESSCIRC. . 2012

机译：基于数字DLL的3.0 Gb / s时钟数据恢复电路，用于时钟嵌入式显示接口
5. Design of noise-robust clock and data recovery using an adaptive-bandwidth mixed PLL/DLL. [D] . Tan, Han-Yuan. 2007

机译：使用自适应带宽混合PLL / DLL设计稳健的时钟和数据恢复。
6. Validation of Acute Myocardial Infarction and Heart Failure Diagnoses in Hospitalized Patients With the Nationwide Claim-Based JROAD-DPC Database [O] . Michikazu Nakai, Yoshitaka Iwanaga, Yoko Sumita, 2021

机译：验证基于全国主义索赔的JRoad-DPC数据库住院患者的急性心肌梗死和心力衰竭诊断
7. A Wide-Tracking Range Clock and Data Recovery Circuit [O] . Pavan Kumar Hanumolu, Gu-yeon Wei, Un-ku Moon, 2009

机译：宽跟踪范围时钟和数据恢复电路

Design of Wide - range Clock and Data Recovery Circuit based Dual-loop DLL using 2-step DPC

著录项

引文网络

相似文献

相关主题

期刊订阅