Low-power latch comparator with accurate hysteresis control

机译：低功耗锁存器，具有精确的滞后控制

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Leïla Khanfir; Jaouhar Mouïne;
展开▼
作者单位

展开▼
年度 2020
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Low-power latch comparator with accurate hysteresis control [J] . Le?la Khanfir, Jaouhar Mou?ne Journal of Electrical Engineering . 2020,第6期

机译：低功耗锁存器比较器，具有精确的滞后控制
2. Low-power high-speed CMOS double tail dynamic comparator using self-biased amplification stage and novel latch stage [J] . Dubey Avaneesh K., Nagaria R. K. Analog Integrated Circuits and Signal Processing . 2019,第2期

机译：低功耗高速CMOS双尾动态比较器，使用自偏置放大阶段和新型闩锁阶段
3. A rail-to-rail low-power latch comparator with time domain bulk-tuned offset cancellation for low-voltage applications [J] . Shahpari Nima, Habibi Mehdi International journal of circuit theory and applications . 2018,第11期

机译：具有时域批量调谐失调消除功能的轨到轨低功耗锁存比较器，适用于低压应用
4. Comparison of low frequency hysteresis current control power inverters with accurate selection of applied vectors - two and three level comparators [C] . Martins, J.F., Pires, . 2005

机译：低频磁滞电流控制功率逆变器与精确选择应用矢量的比较-两级和三级比较器
5. Low-power high-speed low-offset fully dynamic CMOS latched comparator [D] . Jeon, HeungJun. 2010

机译：低功耗高速低偏移完全动态CMOS锁存器
6. Design of High Speed and Low Offset Dynamic Latch Comparator in 0.18 µm CMOS Process [O] . Labonnah Farzana Rahman, Mamun Bin Ibne Reaz, Chia Chieu Yin, 2010

机译：0.18 µm CMOS工艺中的高速，低偏移动态锁存比较器的设计
7. An accurate track-and-latch comparator [O] . K. D. Sadeghipour 2012

机译：准确的轨道和锁存器比较器

Low-power latch comparator with accurate hysteresis control

著录项

引文网络

相似文献

相关主题

期刊订阅