首页> 外文OA文献 >An arithmetic approach to the analysis of multiple faults verification and synthesis at switch-level

【2h】

An arithmetic approach to the analysis of multiple faults verification and synthesis at switch-level

机译：交换机级别分析多重故障验证和合成的算术方法

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Mohammad Reza Samadpour Javaheri;
展开▼
作者单位

展开▼
年度 2021
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Verification and fault synthesis algorithm at switch-level [J] . M. Reza Javaheri, Reza Sedaghat, Leo Kant, Microprocessors and microsystems . 2006,第4期

机译：交换机级验证与故障综合算法
2. An Algebraic Approach to Verifying Galois-Field Arithmetic Circuits with Multiple-Valued Characteristics [J] . Akira ITO, Rei UENO, Naofumi HOMMA IEICE transactions on information and systems . 2021,第8期

机译：多元值特征验证伽罗瓦场算术电路的代数方法
3. A new approach to fuzzy dynamic fault tree analysis using the weakest n-dimensional t-norm arithmetic [J] . Ge JIANG, Hongjie YUAN, Peichang LI, 中国航空学报（英文版） . 2018,第007期

机译：基于最弱n维t范数算法的动态模糊故障树分析新方法
4. A formal approach to fault tree synthesis for the analysis of distributed fault tolerant systems [C] . Mark L. McKelvin, Gabriel Eirea, Claudio Pinello, ACM international conference on Embedded software . 2005

机译：故障树综合的形式化方法，用于分析分布式容错系统
5. Systolic Temporal Arithmetic: A new formalism for specification, verification, and synthesis of systolic arrays. [D] . Ling, Nam. 1989

机译：收缩期时间算术：用于收缩期阵列的规范，验证和综合的新形式主义。
6. Health Condition Estimation of Bearings with Multiple Faults by a Composite Learning-Based Approach [O] . Udeme Inyang, Ivan Petrunin, Ian Jennions 2021

机译：基于综合学习方法的轴承健康状况估算
7. An arithmetic approach to the analysis of multiple faults verification and synthesis at switch-level [O] . Mohammad Reza Samadpour Javaheri 2021

机译：交换机级别分析多重故障验证和合成的算术方法

An arithmetic approach to the analysis of multiple faults verification and synthesis at switch-level

著录项

引文网络

相似文献

相关主题

期刊订阅