首页> 外文OA文献 >Topology Design of Extended Torus and Ring for Low Latency Network-on-Chip Architecture

【2h】

Topology Design of Extended Torus and Ring for Low Latency Network-on-Chip Architecture

机译：低延迟网络架构扩展圆环和环的拓扑设计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Ng Yen Phing; M. N. Mohd Warip; Phaklen Ehkan; F. W. Zulkefli; R. Badlishah Ahmad;
展开▼
作者单位

展开▼
年度 2017
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. LBNoC: Design of Low-latency Router Architecture with Lookahead Bypass for Network-on-Chip Using FPGA [J] . Zeitschrift fur Arznei- und Gewurzpflanzen . 2020,第1期

机译：LBNOC：使用FPGA对芯片线上的Lookahead旁路设计低延迟路由器架构
2. LBNoC: Design of Low-latency Router Architecture with Lookahead Bypass for Network-on-Chip Using FPGA [J] . ACM Transactions on Design Automation of Electronic Systems . 2020,第1期

机译：LBNOC：使用FPGA对芯片线上的Lookahead旁路设计低延迟路由器架构
3. Prevention slot flow-control mechanism for low latency torus network-on-chip [J] . Joshi A., Venkatesh P., Mutyam M. Computers & Digital Techniques, IET . 2013,第6期

机译：低延迟环形片上网络的预防时隙流控制机制
4. Torus Topology based Fault-Tolerant Network-on-Chip Design with Flexible Spare Core Placement [C] . P. Veda Bhanu, Pranav Kulkarni, Soumya J, Conference on Ph.D. Research in Microelectronics and Electronics . 2018

机译：基于Torus拓扑的容错片上网络容错设计，具有灵活的备用核心布局
5. Machine Learning Enabled Network-on-Chip Design for Low-Power, High-Performance, and Flexible Manycore Architectures [D] . Zheng, Hao. 2021

机译：机器学习支持芯片线路设计，用于低功耗，高性能和灵活的多核体系结构
6. Fault-Tolerant Network-On-Chip Router Architecture Design for Heterogeneous Computing Systems in the Context of Internet of Things [O] . Muhammad Rashid, Naveed Khan Baloch, Muhammad Akmal Shafique, 2020

机译：容错网络上环路路由器架构在内容互联网上的异构计算系统
7. Torus Topology based Fault-Tolerant Network-on-Chip Design with Flexible Spare Core Placement [O] . P. Veda Bhanu, Pranav Kulkarni, Soumya J., 2018

机译：Torus拓扑基于容错网络的芯片设计，具有灵活的备用核心放置
8. Flow Latency Analysis with the Architecture Analysis & Design Language (AADL) [R] . Feiler, P. , Hansson, J. 2007

机译：使用架构分析和设计语言（aaDL）进行流延迟分析

Topology Design of Extended Torus and Ring for Low Latency Network-on-Chip Architecture

著录项

引文网络

相似文献

相关主题

期刊订阅