机译:低能耗,低功耗加法器逻辑单元:CMOS VLSI实现
机译:利用静态CMOS逻辑和绝热逻辑的低功耗8位超前进位加法器的设计与实现
机译:低泄漏功率的CMOS全加法器的VLSI实现
机译:适用于低压深亚微米CMOS VLSI的1.5 V CMOS自举动态逻辑电路技术(BDLCT),用于实现482 MHz数字正交调制器和加法器
机译:探索CMOS加法器中的超低功耗算术电源和阈值缩放。
机译:结合有机光伏电池和超低功耗CMOS电路进行室内光能收集
机译:利用静态CMOS逻辑和绝热逻辑的低功耗8位超前进位加法器的设计与实现