首页> 外文OA文献 >Design study of gate-all-around vertically stacked nanosheet FETs for sub-7nm nodes

【2h】

Design study of gate-all-around vertically stacked nanosheet FETs for sub-7nm nodes

机译：用于子7NM节点的门 - 全围绕垂直堆叠纳米型FET的设计研究

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
E. Mohapatra; T. P. Dash; J. Jena; S. Das; C. K. Maiti;
展开▼
作者单位

展开▼
年度 2021
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Design study of gate‑all‑around vertically stacked nanosheet FETs for sub‑7nm nodes [J] . Mohapatra E., Dash T. P., Jena J., SN Applied Sciences . 2021,第5期

机译：用于子7NM节点的门 - 全围绕垂直堆叠纳米型FET的设计研究
2. Characterization and optimization of junctionless gate-all-around vertically stacked nanowire FETs for sub-5 nm technology nodes [J] . Sreenivasulu V. Bharath, Narendar Vadthiya Microelectronics Journal . 2021,第Octa期

机译：子5 nm技术节点的无连接门 - 全围绕垂直堆叠纳米线FET的特征与优化
3. Strain induced variability study in Gate-All-Around vertically-stacked horizontal nanosheet transistors [J] . Mohapatra E., Dash T. P., Jena J., Physica Scripta: An International Journal for Experimental and Theoretical Physics . 2020,第6期

机译：应变引起的栅极 - 全面垂直堆叠水平纳米片晶体管的变化研究
4. Study on Etch Slope in Fin and Source/Drain Etch Process of Vertically-Stacked Nanosheet Gate-All-Around MOSFET [C] . Sihyun Kim, Kitae Lee, Byung-Gook Park IEEE Silicon Nanoelectronics Workshop . 2020

机译：垂直堆叠纳米片栅全能MOSFET鳍和源/漏蚀刻工艺中的蚀刻斜率研究
5. A study of stack-protection schemes for TinyOS sensor node. [D] . Yang, Zhi. 2008

机译：TinyOS传感器节点的堆栈保护方案的研究。
6. Optimization of Structure and Electrical Characteristics for Four-Layer Vertically-Stacked Horizontal Gate-All-Around Si Nanosheets Devices [O] . Qingzhu Zhang, Jie Gu, Renren Xu, 2021

机译：优化四层垂直堆叠水平门 - 全面的结构和电气特性 - 全周Si NanosheLs设备
7. Optimization of Structure and Electrical Characteristics for Four-Layer Vertically-Stacked Horizontal Gate-All-Around Si Nanosheets Devices [O] . Qingzhu Zhang, Jie Gu, Renren Xu, 2021

机译：优化四层垂直堆叠水平门 - 全面的结构和电气特性 - 全周Si NanosheLs设备

Design study of gate-all-around vertically stacked nanosheet FETs for sub-7nm nodes

著录项

引文网络

相似文献

相关主题

期刊订阅