Implementation of parallel computing and adiabatic logic in full adder design for ultra-low-power applications

机译：利用静态CMOS逻辑和绝热逻辑的低功耗8位超前进位加法器的设计与实现

机译：采用两相绝热逻辑的低功耗并行前缀加法器设计

机译：超低功耗应用中的节能绝热逻辑设计和分析32位CLA

机译：低功耗和节能的全加法器，带有近似绝热逻辑，用于边缘计算

机译：IDPAL-绝热节能逻辑家族：安全计算的理论与应用。

机译：推进DNA计算材料的力量：创新DNA逻辑计算系统和智能生物应用的最新进展

机译：利用静态CMOS逻辑和绝热逻辑的低功耗8位超前进位加法器的设计与实现

机译：f _{3 （Σ CD ） ^{max 的“ k”条件最大并行并行乘数f Σ的功能设计（Σ CD ），对“ [ 1,2 S g h1””参数进行“解密”的实现过程]和[ 1,2 S g h2 ]“补码RU”，由三进制数系统f（+ 1,0，-1）和逻辑区分d 1 / dn→f 1 （ + ←↓- ） d / dn （俄罗斯逻辑版本）}}

机译：f _{∑ （Σ CD）的条件“ k”位的条件f 2 （Σ CD ）的加法器的功能结构），术语“ [ ^{1,2 S j h1 ] f（“的输入结构的”解密“的实现过程2 n ）和[ 1,2 S j h2 ] f（2 n ）通过使用三进制数系统f（+ 1,0，-1）的算术公理和逻辑微分d 1 / dn→f 1 的“互补码RU”位置格式Sub>（ + ←↓-） d / dn 组合结构中的参数（俄罗斯逻辑版本）}}

机译：f _{Σ（Σ）并行条件乘数的条件“ j”位的f 1 （Σ CD ）的函数结构具有乘数[m j ] f（2 ^{n ）和乘数[n i ] f（2 n ）在“附加代码”的位置格式中以及中间和[[Sup> 1,2 Sj h1 ] f（ “附加代码RU”（俄罗斯逻辑版本）的位置格式中的2 n ）}}