退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:使用展位算法的双精度浮点倍增器的有效实现
PALLAVI RAMTEKE; DR. N. N. MHALA; PROF. P. R. LAKHE;
机译:流水线双精度浮点乘法器的高效实现
机译:结合展位和DADDA算法的高效浮点乘法器设计
机译:使用URDHVA TiryagbHyam技术的高速和面积高效双精度浮点乘法器的FPGA实现
机译:在现代FPGA中实现乘法器电路的高效算法和架构。
机译:数学分析和算法可有效准确地实施短期突触抑制和促进的随机模拟
机译:FPGA上双精度浮点倍增器的实现
机译:具有32位展位编码的数组乘法器的双精度浮点乘法器
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。