首页> 外文OA文献 >A QUAD CMOS GATES CHECKING METHOD

【2h】

A QUAD CMOS GATES CHECKING METHOD

机译：Quad CMOS门检查方法

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Sergey F. Tyurin;
展开▼
作者单位

展开▼
年度 2019
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Signal coding and CMOS gates for combinational functional blocks of very deep submicron self-checking circuits [J] . Metra C., Ricco B., Favalli M. VLSI Design . 2000,第1期

机译：非常深的亚微米自检电路的组合功能块的信号编码和CMOS门
2. Signal Coding and CMOS Gates for Combinational Functional Blocks of Very Deep Submicron Self-checking Circuits [J] . CeciliaMetra, MicheleFavalli, BrunoRiccò VLSI Design . 2000,第1期

机译：超深亚微米自检电路组合功能模块的信号编码和CMOS门
3. A Low Phase Noise CMOS Quadrature Voltage Control Oscillator Using Clock Gated Technique [J] . Jothi Baskar A, Kalpana R International Journal of Engineering Research and Applications . 2015,第6期

机译：利用时钟门控技术的低相位噪声CMOS正交电压控制振荡器
4. Coverage of transistor-level and gate-level stuck-at-faults in CMOS checkers [C] . Liden, P., Dahlgren, . 1995

机译：CMOS检查器中晶体管级和栅极级故障锁定的覆盖范围
5. Design, fabrication, and characterization of tungsten/silicon germanium/silicon raised single source/drains for sub-100nm CMOS and sub-70nm fully self-aligned double-gated CMOS [D] . Gan, Dong 2000

机译：低于100nm CMOS和低于70nm完全自对准双栅极CMOS的钨/硅锗/硅凸起单源/漏极的设计，制造和表征
6. A 75-ps Gated CMOS Image Sensor with Low Parasitic Light Sensitivity [O] . Fan Zhang, Hanben Niu 2016

机译：具有低寄生光灵敏度的75ps门控CMOS图像传感器
7. A Joint Gate Sizing and Buffer Insertion Method for Optimizing Delay and Power in CMOS and BiCMOS Combinational Logic [O] . Kerry S. Lowe, P. Glenn Gulak, Senior Member 2015

机译：一种优化CmOs和BiCmOs组合逻辑中延迟和功率的联合栅尺寸和缓冲器插入方法

代理获取

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号