首页> 外文OA文献 >Design of Power Efficient Dynamic Latch Comparator for High Resolution SAR ADCs

【2h】

Design of Power Efficient Dynamic Latch Comparator for High Resolution SAR ADCs

机译：高分辨率SAR ADC的功率高效动态锁存器设计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
G. Senthil Kumar;
展开▼
作者单位

展开▼
年度 2019
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A 2.4-GS/s Power-Efficient, High-Resolution Reconfigurable Dynamic Comparator for ADC Architecture [J] . Raut Gopal, Shah Ambika Prasad, Sharma Vishal, Circuits, systems, and signal processing . 2020,第9期

机译：ADC架构的2.4GS / S高功率高分辨率，高分辨率可重新配置动态比较器
2. High Performance SAR ADC with Mismatch Correction Latch and Improved Comparator Clock [J] . LIAN Pengfei, WU Bin, WANG Han, 上海交通大学学报（英文版） . 2019,第003期
3. Ultra-low-power time-efficient circuitry of dual comparator/amplifier for SAR ADC by CMOS technology [J] . Faheem Muhammad Yasir, Zhong Shunan, Wang Xinghua, Circuit World . 2020,第3期

机译：CMOS技术的SAR ADC双对比器/放大器的超低功耗时间高效电路
4. Design of Low Power, High Speed, Low Offset and Area Efficient Dynamic-Latch Comparator for SAR-ADC [C] . Kasi Bandla, Harikrishnan A, Dipankar Pal International Conference on Innovative Trends in Communication and Computer Engineering . 2020

机译：SAR-ADC的低功耗，高速，低失调和面积有效动态锁存比较器设计
5. Low-power high-speed low-offset fully dynamic CMOS latched comparator [D] . Jeon, HeungJun. 2010

机译：低功耗高速低偏移完全动态CMOS锁存器
6. Design of High Speed and Low Offset Dynamic Latch Comparator in 0.18 µm CMOS Process [O] . Labonnah Farzana Rahman, Mamun Bin Ibne Reaz, Chia Chieu Yin, 2010

机译：0.18 µm CMOS工艺中的高速，低偏移动态锁存比较器的设计
7. An energy-efficient SAR ADC using a single-phase clocked dynamic comparator with energy and speed enhanced technique [O] . Minglei Zhang, Xiaohua Fan 2017

机译：使用具有能量和速度增强技术的单相时钟动态比较器的节能SAR ADC

Design of Power Efficient Dynamic Latch Comparator for High Resolution SAR ADCs

著录项

引文网络

相似文献

相关主题

期刊订阅