Design of High-Speed Adders for Efficient Digital Design Blocks

机译：高速添加剂的高速数字设计块设计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Deepa Yagain; Vijaya Krishna A; Akansha Baliga;
展开▼
作者单位

展开▼
年度 2012
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Design of High-Speed Adders for Efficient Digital Design Blocks [J] . DeepaYagain, Vijaya KrishnaA, AkanshaBaliga International Scholarly Research Notices . 2012,第5期

机译：高速添加剂的高速数字设计块设计
2. Efficient carry skip Adder design using full adder and carry skip block based on reversible Logic [J] . Varun Pratap Singh, Shiv Dayal, Manish Rai American Journal of Engineering Research . 2015,第12期

机译：使用完整加法器和基于可逆逻辑的进位跳过块的高效进位跳过加法器设计
3. IIR digital filter design using minimum adder multiplier blocks [J] . Dempster A.G., Macleod M.D. IEEE Transactions on Circuits and Systems. II, Express Briefs . 1998,第6期

机译：使用最小加法器乘法器模块的IIR数字滤波器设计
4. Design and Analysis of High-Speed Parallel Prefix Adder for Digital Circuit Design Applications [C] . Garima Thakur, Harsh Sohal, Shruti Jain International Conference on Computational Performance Evaluation . 2020

机译：用于数字电路设计应用的高速并行前缀加法器的设计和分析
5. Analysis and design of dynamic current mode logic circuits for high-speed adders and array multipliers. [D] . Rego, Vernon Godfrey. 2002

机译：高速加法器和阵列乘法器的动态电流模式逻辑电路的分析和设计。
6. Design of Efficient Full Adder in Quantum-Dot Cellular Automata [O] . Bibhash Sen, Ayush Rajoria, Biplab K. Sikdar 2013

机译：量子点元胞自动机中高效全加器的设计
7. Design Of Low-Power High-Speed Truncation-Error Tolerant Adder And Its Application In Digital Signal Processing [O] . 2014

机译：低功耗高速截断误差加法器的设计及其在数字信号处理中的应用

Design of High-Speed Adders for Efficient Digital Design Blocks

著录项

引文网络

相似文献

相关主题

期刊订阅