退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:通过低功耗脉冲触发的触发器设计和实现4位静态RAM
G. Suresh; N. V. Lalitha; R. Aamani;
机译:使用90 nm CMOS技术设计低功耗脉冲触发触发器
机译:基于信号馈通的低功耗脉冲触发触发器设计
机译:具有条件脉冲增强方案的低功耗脉冲触发触发器设计
机译:具有条件时钟技术的低功耗脉冲触发触发器的设计
机译:一种新颖的双边沿触发脉冲时钟TSPC D触发器,适用于高性能和低功耗VLSI设计应用。
机译:基于三态逆变器的静态主从触发器的改进实现具有改进的功率延迟面积积
机译:全静态差分低功耗CMOS触发器的设计
机译:集成存储电路静态RAM存储器,具有其位线形成为两个部分位线的存储单元列,以及被实现为连接到部分位线的单元组的存储单元
机译:在由mos型晶体管集成的静态ram存储器单元中存储信息位,以实现最终的技术规范
机译:将1位信息存储到集成MOS型静态RAM中的方法,实现该晶体管和晶体管的结果
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。