AI写作工具
文献服务
退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:基于FPGA的硬件加速器的计算与算法的理论模型
Martin Hora; Václav Končický; Jakub Tětek;
机译:None
机译:WINONN:使用稀疏Winograd算法优化基于FPGA的卷积神经网络加速器
机译:适用于电脑视觉和图像处理算法的最近硬件加速器(DSP,FPGA和GPU)的适用性
机译:基于FPGA的硬件加速器的计算和算法理论模型
机译:共同设计模型压缩算法和高效深度学习的硬件加速器
机译:基于FPGA的加速器的计算模型
机译:基于高吞吐量FPGA的硬件加速器,用于使用高级合成放气的压缩和减压
机译:用光子硬件加速器训练神经网络的算法
机译:利用硬件加速器将无锁算法转换为无等待的系统和方法
机译:生成时钟信号,用于基于FPGA的精确周期,可重复周期的硬件加速器
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。