Performance Analysis of Arithmetic Logic Unit with Reversible Logic

机译：可逆逻辑算术逻辑单元性能分析

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Greeshma Arya;
展开▼
作者单位

展开▼
年度 2020
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Application of Reversible Logic Approach in 16 bit Arithmetic Logic Unit [J] . Ankita Verma, Rita jain International Journal of Engineering Trends and Technology . 2014,第13期

机译：可逆逻辑方法在16位算术逻辑单元中的应用
2. DESIGN AND IMPLEMENTATION OF A REVERSIBLE LOGIC BASED 8-BIT ARITHMETIC AND LOGIC UNIT [J] . Kamaraj Arunachalam, Marichamy Perumalsamy, C. Kalyana Sundaram, International Journal of Computers & Applications . 2014,第2期

机译：基于可逆逻辑的8位算术逻辑单元的设计与实现
3. Design of Parity Preserving Logic Based Fault Tolerant Reversible Arithmetic Logic Unit [J] . Rakshith Saligram, Shrihari Shridhar Hegde, Shashidhar A Kulkarni, International Journal of VLSI Design & Communication Systems . 2013,第3期

机译：基于奇偶校验逻辑的容错可逆算术逻辑单元设计
4. Design of Parity Preserving Arithmetic and Logic Unit using Reversible Logic Gates [C] . Sumit Pahuja, Gurjit Kaur International Conference on Intelligent Technologies . 2021

机译：可逆逻辑门设计奇偶校验算术与逻辑单元
5. Design, analysis, and synthesis of 16 bit arithmetic logic unit using reversible logic gate. [D] . Midde, Bharath Reddy. 2016

机译：使用可逆逻辑门设计，分析和综合16位算术逻辑单元。
6. A novel reversible logic gate and its systematic approach to implement cost-efficient arithmetic logic circuits using QCA [O] . Peer Zahoor Ahmad, S.M.K. Quadri, Firdous Ahmad, 2017

机译：一种使用QCA实现具有成本效益的算术逻辑电路的新型可逆逻辑门及其系统方法
7. A Novel Approach to Design 2-bit Binary Arithmetic Logic Unit (ALU) Circuit Using Optimized 8:1 Multiplexer with Reversible logic [O] . Shukla, Vandana, Singh, O. P., Mishra, G. R., 2015

机译：使用具有可逆逻辑的优化8：1多路复用器设计2位二进制算术逻辑单元（ALU）电路的新方法

Performance Analysis of Arithmetic Logic Unit with Reversible Logic

著录项

引文网络

相似文献

相关主题

期刊订阅