Different Techniques used for Carry Select Adder - A Review

机译：用于携带的不同技术选择加法器 - 评论

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Rajwinder Kaur; Amit Grover;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Design techniques in Carry Select Adder using Parallel prefix adder for improved switching energy [J] . Shylu SAM, Sam PAUL, Diana JEBA JINGLE, Przeglad Elektrotechniczny . 2021,第5期

机译：使用并行前缀加法器进行选择加法器的设计技术，以改善切换能量
2. Design of an Efficient 128-Bit Carry Select Adder Using Bec and Variable csla Techniques [J] . B.Bharathi, C.V.Subhaskar Reddy International Journal of Engineering Research and Applications . 2013,第4期

机译：利用Bec和可变csla技术设计高效的128位进位选择加法器
3. Design of area efficient VLSI architecture for carry select adder using logic optimization technique [J] . Kandula Bala Sindhuri, Kalluru Padma Vasavi, Inty Santi Prabha Computational Intelligence . 2021,第3期

机译：使用逻辑优化技术进行携带选择加法器的区域高效VLSI架构的设计
4. Low Power and Optimized Ripple Carry Adder and Carry Select Adder Using MOD-GDI Technique [C] . Pinninti Kishore, P.V. Sridevi, K. Babulu International conference on microelectronics, electromagnetics and telecommunications . 2016

机译：低功耗和优化的纹波进位加法器以及采用MOD-GDI技术的进位选择加法器
5. Simulation and analysis of high-speed conditional carry select adder. [D] . Ranganadham, Srilatha. 2003

机译：高速条件进位选择加法器的仿真与分析。
6. Area/latency optimized early output asynchronous full adders and relative-timed ripple carry adders [O] . P. Balasubramanian, S. Yamashita -1

机译：面积/延迟优化的早期输出异步全加法器和相对定时的纹波进位加法器
7. A New-High Speed-Low Power-Carry Select adder Using Modified GDI Technique [O] . M. Anitha 2015

机译：采用改进GDI技术的新型高速低功耗进位选择加法器

Different Techniques used for Carry Select Adder - A Review

著录项

引文网络

相似文献

相关主题

期刊订阅