首页> 外文OA文献 >B10.1 A 64 x 48 BSI SPAD Sensor Based on 8” Wafer 3D Stacking Technology

【2h】

B10.1 A 64 x 48 BSI SPAD Sensor Based on 8” Wafer 3D Stacking Technology

机译：B10.1 A 64 x 48 BSI Spad传感器，基于8“晶圆3D堆叠技术

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
S. Grosse; A. Steuer; P. vom Stein; C. Zeidler; J. Haase;
展开▼
作者单位

展开▼
年度 2021
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A 1 × 400 Backside-Illuminated SPAD Sensor With 49.7 ps Resolution, 30 pJ/Sample TDCs Fabricated in 3D CMOS Technology for Near-Infrared Optical Tomography [J] . Pavia Juan Mata, Scandini Mario, Lindner Scott, Solid-State Circuits, IEEE Journal of . 2015,第10期

机译：采用3D CMOS技术制造的具有49.7 ps分辨率，30 pJ /采样TDC的1×400背面照明SPAD传感器，用于近红外光学层析成像
2. Multilayer Stacking Technology Using Wafer-to-Wafer Stacked Method [J] . NOBUAKI MIYAKAWA, EIRI HASHIMOTO, TAKANORI MAEBASHI, ACM Journal on Emerging Technologies in Computing Systems . 2008,第4期

机译：晶圆对晶圆堆叠方法的多层堆叠技术
3. Thinned wafer multi-stack 3DI technology [J] . Takayuki Ohba, Nobuhide Maeda, Hideki Kitada, Microelectronic Engineering . 2010,第3期

机译：薄晶圆多堆叠3DI技术
4. 3D-Stacked CMOS SPAD Image Sensors: Technology and Applications [C] . Edoardo Charbon, Claudio Bruschini, Myung-Jae Lee IEEE International Conference on Electronics, Circuits and Systems . 2018

机译：3D堆叠CMOS SPAD图像传感器：技术和应用
5. A Scalable All Digital 64 x 48 Pixel Flash LiDaR Image Sensor [D] . Partovi, Hamid. 2020

机译：可扩展的所有数字64 x 48像素闪光激光雷达图像传感器
6. Effect of Wafer Level Underfill on the Microbump Reliability of Ultrathin-Chip Stacking Type 3D-IC Assembly during Thermal Cycling Tests [O] . Chang-Chun Lee 2017

机译：晶圆级底部填充对热循环测试过程中超薄芯片堆叠式3D-IC组件微凸点可靠性的影响
7. Backside illuminated SPAD image sensor with 7.83μm pitch in 3D-stacked CMOS technology [O] . Al abbas, Tarek, Dutton, Neale, Almer, Oscar, 2016

机译：背面照明spaD图像传感器，采用3D堆叠CmOs技术，间距为7.83μm
8. Three Wafer Stacking for 3D Integration [R] . Bauer, T. M., Ford, C. L., Greth, K. D., 2011

机译：3D集成的三个晶圆堆叠

B10.1 A 64 x 48 BSI SPAD Sensor Based on 8” Wafer 3D Stacking Technology

著录项

引文网络

相似文献

相关主题

期刊订阅