首页> 外文OA文献 >Implementation of Optimized 64 Bit MAC using Vedic Multiplier and Reverse Logic Gate

【2h】

Implementation of Optimized 64 Bit MAC using Vedic Multiplier and Reverse Logic Gate

机译：使用Vedic乘法器和反向逻辑门的优化64位MAC的实现

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Savitha S;
展开▼
作者单位

展开▼
年度 2017
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Design and Implementation of FPGA based 64-bit MAC Unit using VEDIC Multiplier and Reversible Logic Gates [J] . P. SivaNagendra Reddy, M. Saraswathi Indian Journal of Science and Technology . 2017,第3期

机译：基于VEDIC乘法器和可逆逻辑门的基于FPGA的64位MAC单元的设计与实现
2. Design and Implementation of Vedic Multipliers Using Reversible Logic Gates [J] . Ravi JN, Vijay Prakash AM, Madan S Journal of Electrical & Electronic Systems . 2018,第2期

机译：可逆逻辑门的吠陀乘法器的设计与实现
3. Design and Implementation of 64 Bit IIR Filters Using Vedic Multipliers [J] . Anuradha Savadi, Raju Yanamshetti, Shewta Biradar Procedia Computer Science . 2016,第1期

机译：吠陀乘法器的64位IIR滤波器的设计与实现
4. A 32 BIT MAC unit design using Vedic multiplier and reversible logic gate [C] . Anitha R., Deshmukh Neha, Agarwal Prashant, International Conference on Circuit, Power and Computing Technologies . 2015

机译：使用吠陀乘法器和可逆逻辑门的32位MAC单元设计
5. Design, analysis, and synthesis of 16 bit arithmetic logic unit using reversible logic gate. [D] . Midde, Bharath Reddy. 2016

机译：使用可逆逻辑门设计，分析和综合16位算术逻辑单元。
6. Implementation of cascade logic gates and majority logic gate on a simple and universal molecular platform [O] . Jinting Gao, Yaqing Liu, Xiaodong Lin, -1

机译：在简单通用的分子平台上实现级联逻辑门和多数逻辑门
7. Design and Implementation of 64 Bit IIR Filters Using Vedic Multipliers [O] . Savadi Anuradha, Yanamshetti Raju, Biradar Shewta 2016

机译：吠陀乘法器的64位IIR滤波器的设计与实现

Implementation of Optimized 64 Bit MAC using Vedic Multiplier and Reverse Logic Gate

著录项

引文网络

相似文献

相关主题

期刊订阅