首页> 外文OA文献 >An FPGA-based accelerator for deep neural network with novel reconfigurable architecture

【2h】

An FPGA-based accelerator for deep neural network with novel reconfigurable architecture

机译：基于FPGA的深神经网络加速器，具有新型可重构架构

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Han Jia; Daming Ren; Xuecheng Zou;
展开▼
作者单位

展开▼
年度 2021
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. An FPGA-Based Resource-Saving Hardware Accelerator for Deep Neural Network [J] . Han Jia, Xuecheng Zou International Journal of Intelligence Science . 2021,第2期

机译：基于FPGA的深神经网络的资源节约用品加速器
2. An FPGA-Based Resource-Saving Hardware Accelerator for Deep Neural Network [J] . Han Jia, Xuecheng Zou 智能科学国际期刊（英文） . 2021,第002期

机译：基于FPGA的深神经网络的资源节约用品加速器
3. FPGA-Based Deep Convolutional Neural Network Accelerator Design Techniques for the Handwritten Number Recognizer [J] . Advanced Science Letters . 2018,第3期

机译：基于FPGA的深卷积神经网络加速器设计技术识别器
4. Implementation of FPGA-based Accelerator for Deep Neural Networks [C] . Tsung-Han Tsai, Yuan-Chen Ho, Ming-Hwa Sheu IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems . 2019

机译：基于FPGA的深度神经网络加速器的实现
5. FPGA-based Accelerators for Convolutional Neural Networks on Embedded Devices [D] . Perera Miro, Jordi. 2020

机译：基于FPGA的嵌入式设备卷积神经网络的加速器
6. Going Deeper in Spiking Neural Networks: VGG and Residual Architectures [O] . Abhronil Sengupta, Yuting Ye, Robert Wang, 2010

机译：深入了解尖峰神经网络：VGG和残留架构
7. Eyeriss: An Energy-Efficient Reconfigurable Accelerator for Deep Convolutional Neural Networks [O] . Yu-Hsin Chen, Tushar Krishna, Joel S. Emer, 2017

机译：Eyeriss：用于深卷积神经网络的节能可重构加速器

An FPGA-based accelerator for deep neural network with novel reconfigurable architecture

著录项

引文网络

相似文献

相关主题

期刊订阅