机译:适用于H.264 / AVC,MPEG-1 / 2/4,AVS和VC-1视频编码和解码应用的基于快速算法的多重正反变换的经济高效的硬件共享设计
机译:使用卷积编码器和Viterbi解码器的基于高吞吐量的收发器设计
机译:联合设计的可感知体系结构的LDPC卷积码和高吞吐量并行编码器/解码器
机译:极性代码的高吞吐量并行级联编码和解码:设计,实现和性能分析
机译:线性分组码的映射解码,里德-所罗门码的迭代解码和交互式串联Turbo编码系统。
机译:神经形态系统设计通过将电感偏差与硬件约束匹配
机译:HEVC视频编码器的可扩展和快速2-D Hadamard变换的硬件设计
机译:级联编码器/解码器的硬件实现