ERSFQ 8-Bit Parallel Arithmetic Logic Unit

机译：ERSFQ 8位并行算术逻辑单元

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Alex F. Kirichenko; Igor V. Vernik; Michael Y. Kamkar; Jason Walter; Maximilian Miller; Lucian Remus Albu; Oleg A. Mukhanov;
展开▼
作者单位

展开▼
年度 2019
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. DESIGN AND IMPLEMENTATION OF A REVERSIBLE LOGIC BASED 8-BIT ARITHMETIC AND LOGIC UNIT [J] . Kamaraj Arunachalam, Marichamy Perumalsamy, C. Kalyana Sundaram, International Journal of Computers & Applications . 2014,第2期

机译：基于可逆逻辑的8位算术逻辑单元的设计与实现
2. 8-Bit Asynchronous Wave-Pipelined RSFQ Arithmetic-Logic Unit [J] . Filippov T., Dorojevets M., Sahu A., Applied Superconductivity, IEEE Transactions on . 2011,第3期

机译：8位异步波形流水线RSFQ算术逻辑单元
3. VLSI System Implementation of 200 MHz, 8-bit, 90nm CMOS Arithmetic and Logic Unit (ALU) Processor Controller [J] . Fazal NOORBASHA Leonardo Electronic Journal of Practices and Technologies . 2011,第19期

机译：200 MHz，8位，90nm CMOS算术和逻辑单元（ALU）处理器控制器的VLSI系统实现
4. 8-Bit Asynchronous Wave-Pipelined Arithmetic Logic Unit [C] . Polani Rahul, Korada Prudhvi Raj, S. Umadevi International conference on nextGen electronic technologies . 2018

机译：8位异步波流水线算术逻辑单元
5. Design, analysis, and synthesis of 16 bit arithmetic logic unit using reversible logic gate. [D] . Midde, Bharath Reddy. 2016

机译：使用可逆逻辑门设计，分析和综合16位算术逻辑单元。
6. iNALU: Improved Neural Arithmetic Logic Unit [O] . Daniel Schlör, Markus Ring, Andreas Hotho 2020

机译：Inalu：改进的神经算术逻辑单元
7. Performance Analysis of Arithmetic Logic Unit with Reversible Logic [O] . Greeshma Arya 2020

机译：可逆逻辑算术逻辑单元性能分析

ERSFQ 8-Bit Parallel Arithmetic Logic Unit

著录项

引文网络

相似文献

相关主题

期刊订阅