Efficient Approximate Adders for FPGA-Based Data-Paths

机译：基于FPGA的数据路径的高效近似添加剂

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Stefania Perri; Fanny Spagnolo; Fabio Frustaci; Pasquale Corsonello;
展开▼
作者单位

展开▼
年度 2020
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Data-path unrolling with logic folding for area-time-efficient FPGA-based FAST corner detector [J] . Lam Siew-Kei, Lim Teck Chuan, Wu Meiqing, Journal of Real-Time Image Processing . 2019,第6期

机译：具有逻辑折叠功能的数据路径展开功能，用于基于FPGA的面积节省时间的FAST拐角检测器
2. An error efficient and low complexity approximate multi-bit adder for image processing applications [J] . Priyadharshni M., Raj Gupta Antra, Nithish Kumar V., International journal of circuit theory and applications . 2021,第8期

机译：用于图像处理应用的近似多比特加法器的误差和低复杂性
3. LAHAF: Low-power, area-efficient, and high-performance approximate full adder based on static CMOS [J] . Fatemieh Seyed Erfan, Farahani Samira Shirinabadi, Reshadinezhad Mohammad Reza Sustainable Computing . 2021,第Juna期

机译：Lahaf：基于静态CMOS的低功耗，面积效率，高性能近似全加法器
4. DeMAS: An efficient design methodology for building approximate adders for FPGA-based systems [C] . Bharath Srinivas Prabakaran, Semeen Rehman, Muhammad Abdullah Hanif, 2018 Design, Automation amp; Test in Europe Conference amp; Exhibition . 2018

机译：DeMAS：一种有效的设计方法，用于为基于FPGA的系统构建近似加法器
5. A fast aynchronous approximate adder with error correction. [D] . Kodali, Tarak Kartheek. 2015

机译：具有错误校正功能的快速异步近似加法器。
6. Families of FPGA-Based Accelerators for Approximate String Matching [O] . Tom Van Court, Martin C. Herbordt -1

机译：基于FPGA的加速器家族用于近似字符串匹配
7. Signal Representation Guided Synthesis Using Carry-Save Adders For Synchronous Data-path Circuits [O] . Zhan Yu, Meng-lin Yu, Alan N. Willson 2013

机译：用于同步数据路径电路的进位保存加法器的信号表示引导综合

Efficient Approximate Adders for FPGA-Based Data-Paths

著录项

引文网络

相似文献

相关主题

期刊订阅