首页> 外文OA文献 >Wafer-level fine pitch Cu-Cu bonding for 3-D stacking of integrated circuits

【2h】

Wafer-level fine pitch Cu-Cu bonding for 3-D stacking of integrated circuits

机译：晶片级精细间距Cu-Cu键合3-D堆叠集成电路

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Lan Peng;
展开▼
作者单位

展开▼
年度 -1
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Thermal characteristic of Cu-Cu bonding layer in 3-D integrated circuits stack [J] . Chuan Seng Tan Microelectronic Engineering . 2010,第4期

机译：3-D集成电路叠层中Cu-Cu键合层的热特性
2. Solid-State-Diffusion Bonding for Wafer-Level Fine-Pitch Cu/Sn/Cu Interconnect in 3-D Integration [J] . Junqiang Wang, Qian Wang, Zijian Wu, Components, Packaging and Manufacturing Technology, IEEE Transactions on . 2017,第1期

机译：3-D集成中晶圆级细间距Cu / Sn / Cu互连的固态扩散键合
3. Optimized ultra-thin manganin alloy passivated fine-pitch damascene compatible bump-less Cu-Cu bonding at sub 200 ℃ for three-dimensional Integration applications [J] . Panigrahi Asisa Kumar, Kumar C. Hemanth, Bonam Satish, Japanese journal of applied physics . 2018,第2S1期

机译：在200℃以下优化的超薄锰合金钝化细间距大马士革兼容的无凸点Cu-Cu键用于三维集成应用
4. Low Temperature Fine-Pitch Wafer-Level Cu-Cu Bonding Using Nanoparticles Fabricated by PVD [C] . Zijian Wu, Qian Wang, Changming Song, IEEE Electronic Components and Technology Conference . 2018

机译：使用PVD制备的纳米粒子进行低温细间距晶圆级Cu-Cu键合
5. Characterisation and Optimisation of Fine Pitch Contactor for Integrated Circuit Packaging [D] . Ling Li, Ong 2016

机译：集成电路封装细间距接触器的特性与优化
6. Investigation of Surface Pre-Treatment Methods for Wafer-Level Cu-Cu Thermo-Compression Bonding [O] . Koki Tanaka, Wei-Shan Wang, Mario Baum, 2016

机译：晶圆级Cu-Cu热压键合的表面预处理方法研究
7. Metal-Alloy Cu Surface Passivation Leads to High Quality Fine-Pitch Bump-Less Cu-Cu Bonding for 3D IC and Heterogeneous Integration Applications [O] . Asisa Kumar Panigrahi, C. Hemanth Kumar, Satish Bonam, 2018

机译：金属合金Cu表面钝化导致用于3D IC和异构整合应用的高质量细间距凸块Cu-Cu键合

Wafer-level fine pitch Cu-Cu bonding for 3-D stacking of integrated circuits

著录项

引文网络

相似文献

相关主题

期刊订阅